555定时器引脚图_555定时器电路组成
相关555计时器脚位图,555定时器电路构成,集成化时基电路又称之为集成化计时器或555电路,555定时器电路的原理,555定时器电路的电源电路构成,及其555芯片脚位图,555引脚图。
一、555计时器脚位图与作用
集成化时基电路又称之为集成化计时器或555电路,是一种数据、仿真模拟复合型的中经营规模集成电路芯片,运用十分普遍。它是一种造成延迟时间和多种多样差分信号的电源电路,因为內部工作电压规范应用了三个5K电阻器,故取名字555电路。
电源电路种类有双极型和CMOS型两类,二者的构造与原理相近。基本上全部的双极型产品规格最终的三位数码全是555或556;全部的CMOS产品规格最终四位数码全是7555或7556,二者的逻辑性作用和脚位排序完全一致,便于交换。555和7555是单计时器。556和7556是双计时器。双极型的电源电压VCC= 5V~ 15V,輸出的较大电流量可以达到200mA,CMOS型的电源电压为 3~ 18V。
1、555定时器电路的原理
555电路的內部电源电路程序框图如图所示1所显示。它带有2个电压跟随器,一个基本上RS触发器,一个充放电开关管T,电压比较器的参照工作电压由三只 5KΩ的电阻组成的分压器给予。他们各自使上拉电阻电压比较器A1 的同相键入端和低电频电压比较器A2的正相反键入端参照脉冲信号为
2、555定时器电路的电源电路构成
图1是555 计时器的电源电路框架图,它由五个一部分构成:
1)电压比较器:电压跟随器A1和A2是2个构造完全一致的理想化运放电路。电压比较器有两个键入端,各自用U 和U-表明相对应键入端出所施加的工作电压,用uc表明电压比较器的较为結果。当U >U-时,uc=1; 而U
(a)(b)
图1 555计时器內部框架图及脚位排序
VC是操纵工作电压端(5脚),平常輸出
,则 C1 的輸出为 0,C2 的輸出为 1,可将 RS 触发器原理置 0,使輸出为 0 脉冲信号。
3.555定时器电路的脚位作用
1脚:外接电源负端VSS或接地装置,一般状况下接地装置。
8脚:外接电源VCC,双极型时基电路VCC的范畴是4.5 ~ 16V,CMOS型时基电路VCC的范畴为3 ~ 18V。一般用5V。
3脚:輸出端Vo
2脚:低开启端TL
6脚:高开启端TH
4脚:是立即清零端。当线接低电频,则时基电路不工作中,这时无论、TH处在何脉冲信号,时基电路輸出为“0”,该端无需时该接上拉电阻。
5脚:VC为操纵工作电压端。如此端外接工作电压,则可更改內部2个电压比较器的标准工作电压,当该端无需时,应将该端串入一只0.01μF电容器接地装置,防止引进影响。
7脚:充放电端。该端与气体放电管集电结相接,用作计时器时电容器的充放电。
4.555定时器电路的功能表
附,555芯片脚位图,555引脚图
555芯片脚位图
555 计时器是一种仿真模拟和数据作用紧密结合的中经营规模集成化元器件。一般用双旋光性制作工艺的称之为 555,用 CMOS 制作工艺的称之为 7555,除单计时器外,也有相匹配的双计时器 556/7556。555 计时器的电源电压范畴宽,可在 4.5V~16V 工作中,7555 可在 3~18V 工作中,輸出工作电压约为 200mA,因此其輸出可与 TTL、CMOS 或是数字集成电路脉冲信号兼容。
555 计时器低成本,特性靠谱,只必须外接好多个电阻器、电容器,就可以完成多谐振荡器、单稳态触发器原理及哈里斯触发器原理等单脉冲造成与转换电源电路。它也常做为计时器广泛运用于仪表设备、电器产品、电子器件精确测量及自动控制系统等层面。555脚位图以下所显示。
555脚位图
555的内部构造可等效电路成23个晶体三极管.1七个电阻器.2个二极管.构成了电压比较器.RS触发器.等多个模块电源电路.尤其是由三只精密度较高5k电阻器组成了一个电阻分压器.为上.下电压比较器给予标准工作电压.因此称作555.
555归属于cmos加工工艺生产制造.
555脚位图
1地 GND
2开启
3輸出
4校准
5操纵工作电压
6幅值(阀值)
7充放电
8电源电压Vcc
运用十分普遍.
一个简易的555电路运用
555计时器引脚图脚位图
555计时器引脚图
555型時间集成电路芯片外观设计封裝有TO-99和DIP-8;极少数商品如RV6555DC,LBB55,CA555及M52051选用DIP-14脚封裝。
555计时器脚位图