感应器和物联网技术 （IoT） 技术性正快速扩大到工业生产、商业服务，乃至是消費行业中。伴随着这些技术性拓展，愈来愈必须保证 来源于有关感应器以及前面插口电源电路的信息维持一致性。

当单独插口IC适用好几个感应器时，数据库安全的不确定性难题会显得愈发比较严重，由于单独IC的情况也许会毁坏一组读值。这也许会从而造成对传感状况评定有误，导致不适合乃至风险的操作系统实际操作。

文中将详细介绍感应器到CPU的数据信号链中，硬软（暂态）常见故障及其感应器读值不确切的各种各样根本原因。

感应器到CPU的数据信号途径

最后危害一切感应器读值一致性的要素都起源于图1中所显示数据信号链的三个关键功能块。这种功能块是：

感应器以及导线

数据信号调整IC中的仿真模拟前面，以数模转换器 （ADC） 为管理中心

联接到系统软件CPU的数据I/O

感应器到CPU的主要数据信号途径图

图 1：感应器到CPU的主要数据信号途径在正常情况下只包括一些基本要素，但好用的插口 IC 给予了很多额外作用和特点。

在多路系统软件中，一般 混和了多种类型的感应器，如热电阻、电阻器溫度探测器 （RTD） 和液位传感器。自然，感应器也许会产生常见故障，或是其互联导线很有可能会产生引路，或是与邻近的导线、开关电源轨或接地装置产生短路故障。

依据温度传感器的种类，其导线的问题有可能会马上主要表现为读值“偏移平均误差”。反过来，一些常见故障方式会造成不精确但看上去有效的数据信号。除此之外，一些感应器（如 RTD）必须外界鼓励电流量，而此电流量一定要在调整区域内才可以带来合理读值。由于这种缘故，可用的作法是：检测感应器与仿真模拟前面中间数据信号线路的持续性，并查验数据信号是不是保证在容许的最低和较大限制值中间，但尽量应用不会受到 ADC 潜在性难题危害的数字集成电路。

这不但给予精确的读值，并且还能使系统软件管理决策优化算法在运转时按照这种读值，选用真实度非常高的源数据信息。

可是，全部那些附加的定期检查均衡会提高另外的电子器件，必须很大的使用室内空间和附加的设记时间。

自了解式 IC 保证 感应器信息的一致性

为了更好地达到对高一致性数据信息的要求，与此同时对设计方案的时间和使用室内空间的危害最少，Analog Devices 发布了 AD7124-8BCPZ-RL7，这也是一种以控制器为核心的 ADC 和插口，其作用远远地超过了基本上的讯号调整和变换。该商品包含多种多样数据信号和自检测作用，以保证数据库安全。

Analog Devices 的 AD7124 以控制器为核心的 ADC 和插口平面图

图 2：AD7124 是以控制器为核心的 ADC 和插口，其作用远超基本上的讯号调整和变换，包含多种多样数据信号和自检测作用，用以保证 数据信息的一致性。

AD7124 是一款四通道、低噪音、功耗低、24 位、三角積分 （Σ-Δ） 型元器件。采样频率范畴从稍高于每秒钟 1 个样版（对各种感应器以及运用而言现已充足）到每秒钟 19，200 个样版。在最少采样频率下，该元器件耗电量 255 微安 （μA）。因为其设计方案注重低噪音（小于 25 纳伏 （nV） rms），及其內部工作电压标准的低飘移 （10 ppm/°C），该元件的读值精密度获得了提高。

AD7124 自身选用 32 导线 LFCSP 和 24 导线 TSSOP 封裝。其灵巧的数据 I/O 适用 3 线和 4 线 SPI、QSPI、MICROWIRETM 和 DSP 兼容插口。

AD7124 选用这两种技术性解决了前边提及的感应器导线难题：数据信号限定报警和损坏电流量检测。数据信号限定报警应用过电压/欠压保护报警监控器，来查验四对仿真模拟键入联接中每一对的一定工作电压（图 3）。该工作电压务必在要求的范畴内，以达到说明书中的规格型号。

感应器基本上认证平面图

图 3：应用数据信号限定报警对感应器导线开展基本上认证时，可选用根据硬件配置且安装了固定不动极小值/最高值的电压比较器。

损坏电流量检测应用一对相辅相成的可编程控制器电流量阱和电流源。根据在感应器导线中灌拉一对预订义的电流量，AD7124 能够证实其一致性（图 4）。开全或关完的交流电将转化为选定的被测仿真模拟键入线对。

灌拉一对预订义电流量的平面图

图 4：根据在感应器导线中灌拉一对预订义的电流量，AD7124 能够证实其一致性。

满度读值（或贴近值）很有可能代表着前面感应器处在引路情况。假如测量的工作电压为 0 伏，则很有可能说明感应器已短路故障。不正确存储器中会设定对应的标志位，以标示不正确的出现和种类。

最终，针对客户给予外界标准并非应用內部标准（一般 应用 RTD 或电阻应变片进行）的运用，AD7124 会查验所有的外界变换标准工作电压能否准确准确无误。

认证前面和 ADC

尽管外界感应器以及导线发生情况的几率较大，但认证前面/变换 IC 自身的功能依然尤为重要。很有可能超过规格型号或彻底无效的作用包含：

內部 ADC 工作电压标准

可编程控制器增益值放大仪 （PGA），用以变大键入数据信号以配对 ADC 测量范围，进而完成最高像素

低电压差稳压电源 （LDO），用以给予需要的控制器鼓励

IC 的里面开关电源轨

ADC 自身

为了更好地检测数据信号链的模似一部分，AD7124 会启用根据硬件设备和固定件的自查。接着造成 20 毫伏 （mV） 数据信号，而该数据信号可在內部传输到四个差分信号键入管道中的任一个，随后开展智能化。那样做有好几个目地：认证键入安全通道多路复用器和 ADC 的操作过程；还能够根据变更 PGA 的增益值设定并查验获得的 ADC 读值，对 PGA 开展评定。

ADC 也是潜在性问題的根本原因之一。AD7124 选用健全的 Σ-Δ 转化器构架，含有 1 位解调器和必要的数据过滤器。ADC 特性的全方位检测与此同时选用仿真模拟和电子信息技术。

在 AD7124 中，假如解调器輸出包括 20 个持续的 1 或 0，则表明解调器的一个轨或另一个轨已饱和状态，而且会设定不正确标志位。一样，IC 在自动运行偏位校正以后，查验 ADC 偏位指数是不是在 0x7FFFF 和 0xF80000 中间。假如指数超过此范畴，则会设定另一个不正确标志位。最终，在满度校正期内，数字滤波器的一切外溢都是会设定另一个不正确标志位。

外部环境开关电源和开关电源轨也是不确定性的难题来源于。很多感应器必须小量鼓励输出功率，而这一般 由仿真模拟前面 IC 内的中小型、低噪音 LDO 给予。

AD7124 以二种方法查验其 LDO 輸出。最先，LDO 的輸出能够在內部路由器至 ADC，并与期望值实现较为。次之，单独于 ADC 的硬件配置电压比较器会不断检测 LDO 相对性于 IC 基准值的转变。假如小于预置阀值，则会设定不正确标志位。因而，能够在复位期内评定 LDO，还可以不断开展评定，而不容易持续耗费CPU資源。

为了更好地进一步相信，能够（在一定水平上）查验用以检测开关电源的检测电源电路，方式 是将检测电源电路的键入接地装置（允差 0 伏），随后查验数据读值。AD7124 根据查验需要的 0.1 微法 （μF） 去耦电力电容器是不是存有并已连接，进一步保证 数据信息的一致性。方式 是标示 AD7124 根据其內部电源开关物理学断掉去耦电容器器，随后查验 LDO 輸出。假如 LDO 工作电压降低，则去耦电容器未插电。一样，这也会设定不正确标志位。

自然，每一个 IC 都具备最高温度额定电流，超过该值将超过规格型号，乃至会直接引起常见故障。因而，AD7124 内嵌一个感应器，可随时随地给予集成ic溫度读值，典型性精密度为 ±0.5°C。

数据不正确该怎么办？

到迄今为止，大家早已了解了怎样保证 仿真模拟感应器或变换作用的性能指标和精密度。可是，在实施了很多该类感应器的极端电气设备工业生产自然环境中，存有危害数据电子产品的噪音、EMI/RFI 和瞬变难题。因而，务必保证內部数字电路设计的特性，及其系统软件CPU的接头联接，以保证数据信息及其一切存取数据的盈余管理。

AD7124 从下列实际操作和特点逐渐，根据多措并举的方法完成这一点：

查验主数字时钟的特性。在设定輸出数据速率、过滤器创建時间及其过滤器陷波頻率时，必须应用主数字时钟。主数字时钟由单独且可随时随地回读的往上记数存储器开展查验。

根据独特数字时钟电子计数器，查验每一个 SPI 存取数据中采用的 SCLK 脉冲数。该标值应是 8 的倍率（全部 SPI 实际操作均应用 8、16、32、40 或 48 个脉冲发生器）。

AD7124 查验存取数据是不是仅对有效性的寄存器地址开展寻址方式。

这种流程解决內部实际操作，但无法保证 CPU插口以及数据信息的一致性。为了更好地给予非常高的数据信息真实度，客户能够标示 AD7124 执行循环系统沉余校检 （CRC） 代数式校验和优化算法。校验和保证 只将有效的数据信息载入存储器，并容许认证从存储器载入的数据信息（图 5）。一定要注意，校验和是一种高真实度技术性，乃至可以检验单比特犬不正确，但没法改正这种不正确。

将根据代数式的 CRC 校验和加上到 SPI 载入和 SPI 载入事务管理的平面图（点一下变大）

图 5：将根据代数式的 CRC 校验和加上到 SPI 载入（左）和 SPI 载入（右）事务管理，以检验单比特犬不正确。

开启后，此实际操作将测算数据信息块的校验和，并将其额外到每一个读写能力事务管理的结尾。为了更好地保证 存储器载入取得成功，必须回读存储器，以认证储存的校验和与依据信息测算得到的校验和是不是相符合。

在严酷的电气设备自然环境中，即便 是储存器也有可能发生比特犬不正确。为了更好地对片载存储器中的该类不正确开展高級校检，AD7124 每一次都是会对于下列情形的一系列实际操作测算校验和：

存有存储器载入周期时间时

存有偏位/满度校正时

元器件实行单独变换周期时间，ADC 在变换成功后进到休眠方式时

撤出持续载入方式时

为了更好地提高盈余管理，还会继续评定內部只读存储器 （ROM）。通电时，全部存储器均复位为储存在 ROM 中的初始值。这时会对 ROM 內容实行 CRC 测算。假如推算出来的值与存放的 CRC 結果不一样，则表明存有最少一个单比特犬不正确。

AD7124 还能为各种类型的感应器给予鼓励，并可根据放大仪和 PGA 对感应器输入输出数据信号实现调整和放缩。为了更好地给予非常高的盈余管理，AD7124 包括很多內部存储器，用以复位、创建需要的作用方式和主要参数，及其标识各种各样问题和常见故障。

应用 AD7124 评定板开机启动项 AD7124 设计方案

AD7124 是一个繁杂的系统软件，具备很多设计方案概率和特性。它并不是简便的“1394连接型”感应器插口 IC。为了更好地有利于学习培训，并使设计方案工作人员可以迅速了解各种各样潜在性作用，Analog Devices 还带来了 EVAL-CN0376-SDPZ 评定板（图 6）。

Analog Devices 的 EVAL-CN0376-SDPZ 评定板照片

图 6：EVAL-CN0376-SDPZ 评定板可加速设计方案导进的速率，并容许全方位应用 AD7124 的诸多作用和特点。

该评定板包括需要的开关电源和外界电子器件，便于将 AD7124 联接到各种各样具体采用的控制器及其CPU。该板由根据 Windows PC 的 CN-0376 评定手机软件给予适用，此软件根据 USB 端口号开展通讯，以配备和捕捉评定板中的数据信息。

汇总

很多重要管理决策全是由置入系统软件CPU中的高級优化算法作出，现如今这类管理决策方法在许多状况下因人工智能技术 （AI） 而获得改进。这种优化算法运作、下结论并付诸行动所根据的原始记录务必具备高宽比的一致性，这一点比过去任何时刻都至关重要。AD7124 等 IC 可明显提升信息的真实度，保证 数据信号链中的每一个链接（从导线和感应器插口到自己的性能指标和作用）都按预估运作且未受毁坏。
来源于；电子器件说

上一篇：ds18b20测温电路图详解

下一篇：光纤布拉格光栅FBS传感器的工作原理解析