电荷耦合元件( CCD)模拟前端VSP8133的性能如何？

2017-03-15 18:11分类：传感器阅读：

VSP8133是一款用于电荷耦合元件(CCD)信号处理的完整、混合信号器件，此器件具有一个内

置的CCD时序发牛器和一个模数转换器(ADC)。模拟前端(AFE) CCD通道具有相

关双采样米从CCD输出信号内提取图像信息。信号路径具有介于0～+51.15dB范围内的增益。黑电平

钳位电路可在增益变化后实现精确的黑基准电平以及快速的黑电平恢复。还提供了一个输出信号钳位。

此系统将丰时钟、水平驱动器( HD)和垂直驱动器(VD)同步。VSP8133支持CCD所要求的全部信

号端r。为了实现理想性能，RG驱动器和H驱动器信息将ADC时钟相位同步。一转换速率：50MHz
一确保了无丢码

· 以输入为基准的信噪比( SNR)：12dB增益时为80dB（除了2个电平小型驱动器·可编程和快速黑电平钳位·可编程增益放大器(PGA)：0～+51.15dB 一模拟增益：0～+18dB一数字增益：0～+33.1 一额外CDS增益：+3.5dB -VL：-5.0～-8.OV

·时序发生器：-VM：接地(GND 一具有串行I/O的完全可编程V额定时序一支持运动和静止CCD驱动-3个电平驱动器（V传输）Xl0 -2个电平驱动器（V传输） --2个电平小型驱动器（V传输）x -3个电平子驱动器（E快门）Xl-30Q时为6100pF ·灵活的电压操作： -AVDD30: 2.7～3.6V -IOVDD30: 1.8～3.OVRGVDD30: 2.7～3.6V -HVDD30: 2.7～3.6V -VH: 11～15V

·低功率耗散：

一运行：2.7V (40MHz)时为lOOm 一待机模式1：1.8mW 一待机模式2：2mW ·四方扁平无引线(QFN) 64封装一默认时序支持标准运行一灵活的V额定引脚分配

-HD和VD主控或受控模式一灵活的低解析或像素求和操作一支持的时序范围：32767个豫素x8191行

一数据帧存储器深度：32·RG和H驱动器：一可编程驱动性控制一两相位H模式的IOVDD30和HVDD30子着重号一复位栅极驱动器和HL驱动器·CCD水平高速时钟相位控制：

一细微步长：50MHz时为0.2ns -DLL范围(H1，H2，HL，RG，MCKOUT，SHP，SHD)：采用l/lOOth步长的全范围MCLK

·垂直CCD驱动器：一带有子驱动器的16通道V驱动器

上一篇：基于RM3261构成的5W非隔离式LED灯电路

下一篇：如何对PTlOO温度传感器的正温度系数补偿？