555定时器集成芯片引脚图及引脚功能

2021-10-06 05:43分类：电路图阅读：

相关555计时器的小常识，详细介绍下555计时器集成化集成ic脚位图，及其555计时器集成化集成ic的八个脚位作用，例如1脚为外置电源负端VSS或接地装置，2脚低开启端TL，一起来掌握下。

一、555计时器集成化集成ic脚位图

脚位图以下：

555计时器是一种数字集成电路和数字电路设计紧密结合的中经营规模集成电路芯片，逻辑性作用较为强，內部的电压比较器敏感度较高。

其选用差分电路方式，组成的多谐振荡器的震荡頻率受电源电压和溫度的危害不大，能够便捷的构成各种各样电源电路。

1脚：外置电源负端VSS或接地装置，一般状况下接地装置。

2脚：低开启端TL，该脚工作电压低于1/3 VCC时合理。

3脚：輸出端OUT。

4脚：立即清零端RST。当此线接低电频时，时基电路不工作中，这时无论TL、TH处在何脉冲信号，时基电路輸出为“0”，该端一切正常工作中时该接上拉电阻。

5脚：CO为操纵工作电压端。如此脚外接工作电压，则可更改內部2个电压比较器的标准工作电压，当该脚无需时，必须将该脚串入一只0.01μF（103）高压瓷片电容接地装置，防止引进高频率影响。

6脚：高开启端TH，该脚工作电压超过2/3 VCC时合理。

7脚：充放电端。该端与气体放电管T的集电结相接，用作计时器时电容器的充放电脚位。

8脚：外置电源VCC，双极型时基电路VCC的范畴是4.5-16V，CMOS型时基电路VCC的范畴为3-18V，一般用5V。