555芯片设计方案的延迟计时器

一个用555集成电路芯片构成的单稳延时电路，完成延迟关闭。

图1：延迟定时器原理图

原理：

与一般555单稳电源电路不一样，在第5脚连有一只二极管VD1，将该脚与电源电压 6V接入。该脚是555的操纵端，与內部2/3开关电源分压电路点相连，连接VD1后，则该点将被箝位在5.3V（0.6-0.7=5.3V），在其中0.7V是VD1的通断损耗。

这般，就可以促使阈值电压相对应提升到5.3V，进而促使C1的电池充电時间有很大增加，一般能够在同样R、C稳态值下使按时時间扩大多倍。

在记时逐渐前，先按压一下S1，记时逐渐，按时時间到时，555第三脚輸出低电频，汽车继电器K电磁线圈跳停断掉，完成被测负荷延迟关闭的作用。

扩大C1的容积，能够得到更长的延迟時间。

上一篇：555定时器集成芯片的内部结构

下一篇：单相电能表反转接线图怎么设计？