时序逻辑电路有哪些(三款时序逻辑电路的设计)
什么叫时钟频率时序逻辑电路
在模拟电路中,但凡任一时时刻刻的平稳輸出不但决策于该时时刻刻的键入,并且还和电源电路原先情况相关者都叫时钟频率时序逻辑电路。时钟频率时序逻辑电路结构示意图如图2-41所显示。时钟频率时序逻辑电路的情况是靠具备储存作用的触发器原理所构成的储存电源电路来记忆力和表现的。
时钟频率时序逻辑电路的特性
1、作用特性
电源电路在某取样周期时间内的稳定輸出Y(n),不但在于该取样周期时间内的“立刻键入X(n)”,并且还与电源电路原先的情况Q(n)相关。(一般Q(n)纪录了之前多个周期时间内的填写状况)。
2、结构特点
除带有组成电源电路外,时序逻辑电路务必带有储存数据的有记忆力的电源电路:触发器原理、存储器、电子计数器等。
时钟频率时序逻辑电路的作用
1、逻辑性方程
1)特点方程式:叙述触发器原理逻辑性作用的逻辑运算。
2)推动方程式:(鼓励方程式)触发器原理键入讯号的逻辑运算。
3)数字时钟方程式:操纵数字时钟CLK的逻辑运算。
4)状态方程:(次态方程式)次态輸出的逻辑运算。
5)輸出方程式:輸出变量值的逻辑运算。
2、状态表
体现輸出Z、次态Q*与键入X、现态Q中间相互关系的报表。
3、时序图
体现时序逻辑电路情况变换规律性及相对应键入、輸出选值关联的图型。
4、 状态图
又叫工作中波形,它用波型的方式品牌形象地体现了键入数据信号、輸出数据信号、电源电路的状况等的赋值在時间上的对应关系。
时钟频率时序逻辑电路的模式变换表、情况转化图和状态图详细说明
情况变换表、情况转化图和状态图是时序逻辑电路独有的叙述方式,叙述出电源电路在 CP 作 用下,情况变换所有 全过程。
一、情况变换表
将键入及初态带入状态方程和輸出方程式,算出电源电路次态和现态下的输 出值。
即:每 7 个 CP ,电路状态返回初态(循环系统转变 )。可对脉冲发生器记数:每历经 7 个脉冲发生器, Y 輸出一个单脉冲(即由 0 变 1 ,再由 1 变 0 ),可做为一个 七进制电子计数器, Y 輸出进位单脉冲。
二、情况转化图
三、状态图(即: CP 功效下,电路状态、輸出情况随时长变动的波形)
P231 例
解: ( 1 ) 写下 推动方程式:
( 2 ) 由 D 触发器原理特点方程式: 得 状态方程:
( 3 )輸出方程式:
( 4 )情况变换表:
( 5 )情况转化图:
( 6 )逻辑性作用: A=0 ,为 4 进制加减法电子计数器, 由 00 、 01 、 10 、 11 增长,从 11 振荡回 00 时,輸出端 Y 輸出一个单脉冲。A=1 ,为 4 进制加减法电子计数器, 由 11 、 10 、 01 、 00 下降,从 00 振荡回 11 时,輸出端 Y 輸出一个单脉冲。
时钟频率时序逻辑电路有什么(三款时钟频率时序逻辑电路的设计方案)
时钟频率时序逻辑电路的设计方案(一)
下面的图的时钟频率时序逻辑电路是:设计方案一个串行通信数据信息探测器,对它的需要是:持续键入3个或3个左右的1时輸出为1,别的键入状况下輸出为0。
时钟频率时序逻辑电路的设计方案(二)
下面的图的时钟频率时序逻辑电路是:使用JK触发器和门电路原理一个同歩七进制电子计数器
时钟频率时序逻辑电路的设计方案(三)
下面的图的时钟频率时序逻辑电路是:设计方案一“011”编码序列探测器,每每键入011码时,相匹配最后一个1,电源电路輸出为1