FT245BM与FPGA的USB接口电路设计

2022-05-19 12:46分类：电路图阅读：

　　USB系统总线因其传输速率快、占有資源少及其真真正正的1394连接等许多优势，遭受了众多开发人员的亲睐，早已变成许多电子计算机机器设备的一种基本上配备。现阶段被普遍使用的USB机器设备开发设计计划方案具体有下列二种（1）运用USB机器设备端插口集成ic加微处理器构造。如中国用的比较多的Philips企业的PDIUSBD12/ISP1581等。（2）选用USB单片机设计。选用这2种计划方案规定开发人员完全了解USB协议书的关键点，并编写出固定件程序流程。固定件的运作要占有微处理器的时间和空间資源，具体通讯高效率不容易很高。也有的人用FPGA完成固定件的作用，但这个计划方案研发和调节的难度系数很大。自己在具体工作上用FPGA外界立即联接一片USB协议书集成icFT245BM，完成了FPGA与PC机的USB通讯，该方式无需微处理器，降低了电子器件的数量，而且占有FPGA資源非常少，FPGA依然能够完成别的思维作用，控制系统设计的协调能力非常大。

　　有关FT245BM的构造及详尽地脚位详细介绍阅读者还可以参照别的相关资料，在这里仅对与本制定相应的主要内容作一个详细介绍。FT245BM含有2个FIFO数据信息缓冲区域，一个是128字节的接收缓冲区，另一个是384字节的发送缓冲区。他们作为USB 数据信息与并行处理I/O口数据信息的互换缓冲区域。FIFO完成与外部（微处理器、FPGA或别的元器件）的插口，关键根据8根手机充电线D0~D7、读写能力控线RD#和 WR#及其FIFO发送缓冲区空标示TXE#和FIFO接收缓冲区非空标示RXF来进行信息互动。TXE#为低表明当今FIFO发送缓冲区为空，为高表明当今FIFO发送缓冲区满或是已经储存前一个字节，严禁向缓冲区域中写数据信息。RXF#为低表明当今FIFO的接收缓冲区非空。RD#数据信号由低变高将从 FIFO缓冲区域中获取数据。当RD#降低时将数据信息送至系统总线。RXF#为高不可以从FIFO读取数据。读写能力时钟频率见图1和图2。