这儿要谈的时xilinx的spartan-3系列FPGA的配备电源电路。这儿要列举一个目前市面上最普遍的spartan-3的xc3s400的配备电源电路，全部spartan-3的FPGA配备电源电路的连接方法全是一样的。Xc3s400是四十万门FPGA，它的ConfigurationBitstream尽管只有1.699136Mbit，可是它也是必须2Mbit的配备集成icXCF02S，不可以急于求成的认为我的设计方案简易，最常用到1Mbit，那麼我选XCF01S（1Mbit）就可以了。客观事实并不是这样，即便 你仅仅用xc3s400做一个led流水灯的设计方案，那麼你下载到 ROM（XCF02S）里的信息也是1.699136Mbit的，因此针对FPGA的配备ROM的挑选宜中不适宜小。

　　配备电源电路只不过有下边五种：主串，从串，主并，从并，JTAG。前四种是相对性于免费下载到PROM来讲的（串并不是相对性于不一样配备集成ic是串口通信和时并口协议书和FPGA通信区别的），仅有JTAG是相对性于调节是将配备免费下载到FPGA的RAM来讲的（断电后遗失）。FPGA和CPLD对比，CPLD是根据 ROM型的，便是在数据加载到CPLD上，断电后不遗失。而FPGA则是根据RAM的，要是没有外界ROM储存配备数据信息，那麼断电后就遗失数据信息。因此 FPGA都必须外连有配备集成ic（自然目前也是有根据FLASH的FPGA发生）。那麼大家就来说一下主串方式下FPGA的配备电源电路的联接。

　　官方网的硬件配置联接以下：

　　为了更好地提升配备电源电路的稳定性，一般我们提升一些抗干扰性的设计方案（如提升过滤电容器、配对电阻器）：

　　首先看PROM集成ic的每个引脚吧。依据datasheet给供相对性应的脉冲信号；3脚CLK是接了FPGA的CCLK，数据通讯的同歩便是根据FPGA的CCLK造成的数字时钟开展的；由于采用的集成ic时串行通信的配备集成ic，因此只有一个信号口DO，联接到FPGA的DIN口，和上边的时钟信号协调工作进行串行通信传输数据，每每CLK的上升沿锁存数据信息，与此同时PROM內部的详细地址电子计数器全自动提升；此外也有两根操纵电源线时INIT（联接PROM的OE/RESET）和DONE（联接PROM的CE），OE/RESET是因为保证每一次重新部署前PROM的详细地址电子计数器校准；有关CE脚，官方网材料说得也不是很详尽，以我自己的了解，CE应该是chip enable的简称，从它和FPGA的DONE脚联接大家不会太难推测，FPGA未配备过去进行时DONE=0，那麼配备集成icPROM处在片选情况，而一旦配备进行DONE=1，那麼PROM就不会再被选通，与此同时datasheet也说到这一引脚能够立即接地装置，便是一直片选定，可是那样会使DATA边有不断的信号輸出，与此同时造成 多余的电流量耗费；CEO脚这儿不接，因为它在好几个PROM的配备电源电路里时做为下一个PROM的OE端讯号联接用的；CF数据信号时联接 FPAG的PROG_B插口的，它的效果也是造成逐渐配备数据信号，它接入了一个上拉电阻，假如PROG_B造成低电频单脉冲则PROM会从头开始一次配备，因此 大家会在这里根线上接一个功能键到地，假如功能键按住那麼便会也就能PROM重新部署FPGA；也有好多个数据信号插口TDI，TCK，TMS，TDO全是PROM和 PC联接的数据信号，PC根据这种电源电路免费下载数据信息到PROM中。

　　上边谈起PROM的数据信号插口时都附加的提到了FPGA的配备引脚。这儿再做一些梳理性的表明。FPGA有七个专用型的配备引脚，4个专用型的JTAG引脚（TDI，TCK，TMS，TDO），这种引脚是由VCCAUX专业供电系统的（该系列产品FPGA一般接VCCAUX=2.5V）。FPGA的M0，M1，M2脚是开展配备方式挑选用的，该电源电路主串方式下{M0，M1，M2}=000，假如时JTAG免费下载方式{M0，M1，M2}=101。上边沒有谈及的HSWAP_EN引脚接地装置，则是用以设定当 FPAG处在配备情况下其他闲置不用引脚为下拉情况，而假如该引脚接上拉电阻，则FPAG处在配备情况下其他闲置不用引脚悬空。因此为了能降低FPGA配备全过程的影响，一般把此脚接地装置。

上一篇：解读FPGA芯片SOPC发射端电路设计

下一篇：FPGA航空总线协议接口电路解析