立即数据頻率生成DDS（Direct Digital Syndaesis）是完成智能化的一项核心技术，广泛运用于电信网与仪表仪器行业。DDS 一般是在CPLD 或FPGA 内设定时序逻辑电路完成的，但因为DDS 輸出遭受D/A 转化器的速度及D/A 变换后I/V 变换中运算放大器的网络带宽增益值和响应速度的限定，CPLD 和FPGA 內部完成计划方案在高频率段数据信号幅度值已不稳定。因而，这儿详细介绍一种根据DDS 元器件AD9851的频率计方案设计。

　　AD9851电源电路控制模块和调节逻辑性

　　因为AD9851输出功率较高，非常容易引进很大噪音，因而必须留意开关电源与接地线的联接，以减少噪音。为防止高频率影响，用PCB 制版工艺完成AD9851以及外场。其电源电路如图所示2所显示。

　　頻率调节字和相位差操纵字载入时钟频率有串行和串行通信二种方法，这可以用PFGA 內部状态机完成。该系统配置的FM 调配分成二级较大频偏：5kHz 和10kHz，而PSK 调配数据信号由更改相位差操纵字完成。操纵字及标准偏差测算以下：低頻段DDS 波表輸出信息为14位（214=16，384）。PSK 操纵字在DDS 波表輸出值超过16，384/2=8，192时，更改相位差180°。因为AD9851相位差操纵字为高5位，故若更改180°则更改相位差操纵字8’h90。AD9851的最大輸出150MHz 相匹配頻率调节字32’hFFFFFFFF（十六进制），故1Hz 相匹配28.633，1（十进制）。

　　正弦函数频率计的讯号輸出范畴达100Hz～lOMHz，频率稳定度好于10-4，力度平稳可调式，与此同时可导出各种各样常见调配数据信号，并具备及时頻率变换、操纵灵便、力度稳、体型小、低成本等优势，促使该体系可以在各种各样便携式行业作为信号源。积小、低成本等优势，促使该体系可以在各种各样便携式行业作为信号源。

上一篇：揭秘FPGA多重配置硬件电路设计方案

下一篇：解读FPGA设计程控滤波器系统电路