选用FPGA完成四阶IIR数据过滤器，根据2个二阶节联级组成数据椭圆形带通滤波器。通频带内波浪纹低于0．1dB，插损衰减系数超过32dB。常见的数字滤波器有FIR数字滤波器和IIR数字滤波器。FIR数字滤波器具备准确的线性相位特点， 在信号分析层面使用极其普遍，并且还可以选用事前设计方案调节好的FIR数字滤波器IP Core来进行设计方案。此外，针对同样的制定指标值，FIR过滤器所规定的级别比IIR过滤器高5～10倍，成本费较高，并且数据信号的延时也很大。IIR过滤器所规定的级别不但比FIR过滤器低，并且还可以运用仿真模拟过滤器的设计方案成效，设计方案劳动量相比较小，选用FPGA完成的IIR过滤器一样具备多种多样优势。

　　数字滤波器事实上是一个选用比较有限精密度优化算法建立的线形非时变离散系统，它的设计方案流程为：最先依据具体须要明确其性能参数，再求取系统软件涵数，最终选用比较有限精密度优化算法完成。依据必须，本体系的制定标准为：脉冲信号采样率为2MHz，每周期时间至少取样20点，即脉冲信号的通频带边沿頻率为fp=100kHz，插损边沿頻率 =1MHz，通频带起伏 不超0．1dB （通频带偏差不超5％），插损衰减系数A s不小于32dB。系统软件涵数的测算选用Matlab手机软件较为便捷。

　　文中选用一个最合适的的办法完成，即乘加模块（MAC）的乘法器选用列阵乘法器，而不应用串行通信乘法器，以提升计算速率。必须特别注意的是，MAX plus II的LPM库文件乘法运算为无标记数的列阵加法，因此 应用时必须先将2个补码投资乘数变换为无标记数乘积后，再将相乘变换为补码相乘輸出。每一个二阶节进行一次计算共必须6个数字时钟周期时间， 并且需选用分别单独的MAC完成二级流水线结构，即每一个数据信息历经2个二阶节輸出只必须6个指令周期。

上一篇：采用ARM高分辨率压电陶瓷D/A电路设计

下一篇：揭秘DSP电机控制串行通信系统电路设计