两个半加器构满意加器
用门电路完结两个二进数相加并求出和的组合线路，称为一个全加器。

　　一位全加器　　全加器是能够核算低位进位的二进制加法电路
　　一位全加器(FA)的逻辑表达式为：
　　S＝A⊕B⊕Cin
　　Co＝AB＋BCin＋ACin
　　其间A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出；
　　假定要完结多位加法能够进行级联，即是串起来运用；比方32位+32位，就需求32个全加器；这种级联即是串行构造速度慢，假定要并行活络相加能够用超行进位加法，
　　超行进位加法前查阅有关材料；
　　假定将全加器的输入置换成A和B的组合函数Xi和Y（S0…S3操控）,然后再将X,Y和进位数通过全加器进行全加，即是ALU的逻辑构造构造。
　　即 X＝f（A，B)
　　Y＝f（A，B）
　　纷歧样的操控参数能够得到纷歧样的组合函数,因而能够完结多种算术运算和逻辑运算。

　　半加器、全加器、数据挑选器及数据分配器
　　一、实验意图
　　1.验证半加器、全加器、数据挑选器、数据分配器的逻辑功用。
　　2.学习半加器、全加器、数据挑选器的运用。
　　3.用与非门、非门计划半加器、全加器。
　　4.把握数据挑选器、数据分配器拓宽办法。

上一篇：压敏电阻的特性参数

下一篇：高精度恒流源电路图计划