数字电子时钟电路图计划原理
石英晶体振动器和六级十分频器构成规范秒发作电路。其间“非”门用作整形以进一步改进输出波形。运用二-十计数器的第四级触发器Q3端输出脉冲频率是计数脉冲的1/10，结构一级十分频器。假定石英晶体振动器的颤动频率为1MHz，则经六级十分频后，输出脉冲的频率为1Hz，即周期为1s，即规范秒脉冲。
　　规范秒脉冲进入秒计数器进行六十分频后，得出分脉冲；分脉冲进入分计数器再经六十分频后得出时脉冲；时脉冲进入时计数器。时、分、秒各计数器经译码闪现出来。最大闪现值为23小时59分59秒，再输入一个脉冲后，闪现复位成零。比方，计数器可选74LS161芯片、译码器可选74LS248、闪现器可选LC5011-11。
　　校“时”和校“分”的校准电路是一样的，今以校“分”为例。“与非”门G１、G２、G3构成一个二选一电路。正常计不时，经过根柢RS触发器翻开“与非”门G１而关闭G２门，这么秒计数器输出的脉冲可经G１、G3进入分计数器，而此刻G２因为一个输入端为0，校准用的秒脉冲进不去。在校准“分”时，按下开关S1，状况刚好适反：G１被封门而G２翻开，规范秒脉冲直接进入分计数器进行活络校“分”。

上一篇：场效应管功放电路图

下一篇：stm32串口接纳数据程序