常用的组合逻辑电路有
算术运算电路
1．半加器与全加器
①半加器
两个数A、B相加，只求本位之和，暂不论低位送来的进位数，称之为“半加”。
完毕半加功用的逻辑电路叫半加器。实习作二进制加法时，两个加数一般都不会是一位，因而不思考低位进位的半加器是不能处理疑问的[1] 。
②全加器
两数相加，不只思考本位之和，并且也思考低位来的进位数，称为“全加”。完毕这一功用的逻辑电路叫全加器[1] 。
2．加法器
完毕多位二进制数相加的电路称为加法器。根据进位办法纷歧样，有串跋涉位加法器和超跋涉位加法器两种[1] 。
①四位串行加法器：如T692。利益：电路简略、联接便当。缺陷：运算速度不高。最高位的核算，有必要比及悉数低位依此运算完毕，送来进位信号往后才调进行。为了跋涉运算速度，能够选用超跋涉位办法[1] 。
②超跋涉位加法器：所谓超跋涉位，便是在作加法运算时，各位数的进位信号由输入的二进制数直接发作[1] 。
组合逻辑电路编码器
1．根柢概念
用代码标明特定信号的进程叫编码；完毕编码功用的逻辑电路叫编码器。编码器的输入是被编码的信号，输出是与输入信号对应的一组二进制代码[1] 。
2．一般编码器
①三位二进制编码器：二进制编码器：用n位二进制代码时，对m=2n个一般信号进行编码的电路[1] 。
②二∕十进制编码器：把0～9十个十进制数字编成二进制代码的电路。n位二进制代码共有2n种，能够对m≤2n个信号进行编码。因二∕十进制编码器的输入是十个十进制数，故应运用四位二进制代码标明制。从2n=16种二进制代码中取十种来代表0～9这是个十进制数码，计划很多，最常用的是8421BCD码。在二∕十进制编码器中，代表0～9的输入信号也是彼此排挤的，其作业原理及计划进程与三位二进制编码器彻底一样，不再重复[1] 。
3．优先编码器
界说：容许若干信号一同输入，但只对其间优先等级最高的信号进行编码，而不睬睬等级低的信号，这么的电路叫优先编码器[1] 。
组合逻辑电路译码器
1．根柢概念
界说：把二进制代码依照甘心改换相应输出信号的进程叫译码。完毕译码功用的逻辑电路叫译码器。译码器的n个输入，m个输出应满意2n≥m。译码器有二进制译码器、二—十进制译码器、数字闪现译码器等类型[1] 。
2．二进制译码器
把二进制代码的各种状况，依照其本意改换成对应的信号的输出。这种电路叫二进制译码器。在二进制译码器中，若输入代码有n位，则输出信号便是2n个。因而它能够译出输入变量的悉数状况。（有时又称为变量译码器，或最小项发作器[1] 。
组合逻辑电路数据挑选器
功用：从若干输入信号中挑选一路作为输出。国产数据挑选器有很多种类：T4157、T4158、T4257、T4258等为四位2选1 数选器；T4352、T4353、等双4选1数选器；T4151、T4251等为8选1，T578、T1150等为16选1等。CMOS商品有：CC4512为8选1，CCI4539为双4选1等[1] 。
组合逻辑电路数据分配器
1．数据分配器的逻辑功用
数据分配器（Demultiplexer）又称为多路分配器，它只需一个数据输入端，但有2n个数据输出端。根据n个挑选输入的纷歧样组合，把数据送到2n个数据输出端中的某一个。从其效果看，与多位开关很类似，从逻辑功用看，与数据挑选器刚好相反[1] 。
2．用译码器作数据分配器
但凡带使能操控端的译码器都能作数据分配器运用[1] 。
3．多路信号分时传送
数据挑选器和数据分配器联络，能够完毕多路信号的分时传送。原理：挑选输入C2C1C0=001时，数据挑选器是把XIN1的状况送到输出端。对数据分配器而言，则是把送来的XIN1分配到XOUT1端。各路信号不是一同传送，但传输线削减了[1] 。
组合逻辑电路数值比照器
1．1位数值比照器
两个1位二进制数比照时，有4种或许，3种效果[1]
2．多位数值比照器
设：A=A3A2A1A0，B=B3B2B1B0
用li =1，标明Ai>Bi；
mi =1，标明Ai<Bi；
gi =1，标明Ai=Bi。
比照时，应从高开端，若高位比出效果，则低位不必再比。当高位持往常，再去比照低位 。

上一篇：电阻的效果及电阻运用留神思项

下一篇：89c51单片机最小体系原理图