CMOS逻辑电平计划比照大，计划在3～15V，比方4000系列当5V供电时，输出在4.6以上为高电平，输出在0.05V以下为低电平。输入在3.5V以上为高电平，输入在1.5V以下为低电平。

　　而关于TTL芯片，供电计划在0～5V，多见都是5V，如74系列5V供电，输出在2.7V以上为高电平，输出在 0.5V以下为低电平，输入在2V以上为高电平，在0.8V以下为低电平。因而，CMOS电路与 TTL电路就有一个电平改换的疑问，使两者电平域值能匹配。

　　有关逻辑电平的一些概念 ：

　　要了解逻辑电平的内容，首要要知道以下几个概念的意义：

　　1.输入高电平(Vih)：确保逻辑门的输入为高电往常所容许的最小输入高电平，当输入电平高于Vih时，则以为输入电平为高电平。

　　2.输入低电平(Vil)：确保逻辑门的输入为低电往常所容许的最大输入低电平，当输入电平低于Vil时，则以为输入电平为低电平。

　　3.输出高电平(Voh)：确保逻辑门的输出为高电往常的输出电平的最小值，逻辑门的输出为高电往常的电平值都有必要大于此Voh。

　　4.输出低电平(Vol)：确保逻辑门的输出为低电往常的输出电平的最大值，逻辑门的输出为低电往常的电平值都有必要小于此Vol。

　　5. 阀值电平(Vt)：数字电路芯片都存在一个阈值电平，便是电路刚刚牵强能翻翻滚作时的电平。它是一个界于Vil、Vih之间的电压值，关于CMOS电路的阈值电平，根柢上是二分之一的电源电压值，但要确保安稳的输 出，则有必要央求输入高电平> Vih，输入低电平

　　关于通常的逻辑电平，以上参数的联络如下：

　　Voh > Vih > Vt > Vil > Vol

　　6.Ioh：逻辑门输出为高电往常的负载电流(为拉电流)。

　　7.Iol：逻辑门输出为低电往常的负载电流(为灌电流)。

　　8.Iih：逻辑门输入为高电往常的电流(为灌电流)。

　　9.Iil：逻辑门输入为低电往常的电流(为拉电流)。

　　门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种办法的门称为开路门。开路的TTL、CMOS、ECL门别离称为集电极开路(OC)、漏极开路(OD)、发射极开路(OE)，运用时应查看是不是接上拉电阻(OC、OD门)或下拉电阻(OE门)，以及电阻阻值是不是适合。关于集电极开路(OC)门，其上拉电阻阻值RL应满意下面条件：

　　(1).RL < (VCC-Voh)/(n*Ioh+m*Iih)

　　(2).RL > (VCC-Vol)/(Iol+m*Iil)

　　其间n：线与的开路门数;m：被驱动的输入端数。

　　10.常用的逻辑电平

　　·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、LVDS等。

　　·其间TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列(5V TTL和5V CMOS)、3.3V系列，2.5V系列和1.8V系列。

　　·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。

　　·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。

　　·低电压的逻辑电平还有2.5V和1.8V两种。

　　·ECL/PECL和LVDS是差分输入输出。

　　·RS-422/485和RS-232是串口的接口规范，RS-422/485是差分输入输出，RS-232是单端输入输出。

上一篇：晶振两头电阻电容起啥效果

下一篇：电烙铁恒温电路图及选用准则