AT89S52 引脚图
XTAL2:

体系时钟的反相拓宽器输出端,通常在计划上只需在XTAL1和XTA L2上接上一只石英振动晶体体系就能够动作了,此外能够在两引脚与地之间参加一20PF的小电容,能够使体系更安稳,防止噪声搅扰而死机。

RESET:

AT89S52的重置引脚,高电平动作,当要对品片重置时,只需对此引脚电平行进至高电平并坚持两个机器周期以上的时刻,AT89S51便能结束体系重置的各项动作,使得内有些外功用寄存器以内容均被设成已知状况,而且至地址0000H处开端读入程序代码而施行程序。

VCC:

AT89S52电源正端输入,接+SVo

EA/Vpp:

"EA",为英文"External Access。的缩写,标明存取外部程序代码之意,低电平动作,也就是说当此引脚接低电平后,体系会取用外部的程序代码〔存于外部EPROM中)来施行程序。因而在8031及8032中,EA引脚有必要接低电平,ICI为其内部无程序存储器空间。假定是使川8751内部程1-挤空间时,此引脚要接成高电平。此外,在将程序代码烧录至8751内部EPROM时,能够运用此引脚来输入21V的烧录高压(Vpp).

VSS:

电源地端。

XTALI:

单芯片体系时钟的反相拓宽器输入端。

ALE/PROG:

ALE是英文Address Latch Enable”的缩写,标明地址锁存器启用信号。AT89S52能够运用这支引脚来触发外部的8位锁存器(如74LS373),将端u0的地址总线(A0-A7)锁进锁存器中,由于AT89S52是以多T的办法送出地址及数据。往常在程序施行时ALE引脚的输出频率约是体系作业频率的1/6,因而能够用来驱动别的周边晶片的时基输入。此外在烧录8751程序代码时,此引脚会被当成程序计划的分外功用来运用。

PSEN:

PSEN是“Program Store Enable”的缩写,其意为程序贮存启用,当8051被设变成读取外部程序代码作业办法时(EA=0),会送出此信一号以便获得程序代码,通常这支脚是接到EPROM的OE脚。AT89S52能够运用PSEN及RD引脚别离启用存在外部的RAM与EPROM,使得数据存储器与程序存储器能够兼并在一同而共用64K的定址计划。

PORTO(P0.0~P0.7 ):

端口0是一个8位宽的开路汲极(Open Drain)双向输收支端口,共有8个位,P0.0标明位0, P0.1标明位I,依此类推。别的三个v0端Li (P1、P2, P3)则不共有此电路组态,而是内部有一行进电路,PO在作为I/O用时能够推进8个LS的TTL负载。假定当EA引脚为低电往常(即取用外部程序代码或数据存储器),PO就以多工办法供应地址总线(A0--A7)及数据总线(DO-D7)。计划者有必要外加一锁存器将端口0送出的地址栓锁住变成AO-A7,再协作端口2所送出的A8-A15构成一充整的16位地址总线,而定址到64K的外部存储器空间。

PORT2(P2.0~ P2.7):

端口2是具有内部行进电路的双向1/O端口,娜一个引脚能够推进4个LS的TTL负载,若将端口2的输出设为高电往常,此端日便能当成输入端日来运用。P2除了作为通常I/O端口运用外,假定在AT89S52拓宽外接程序存储器或数据存储器时,也供应地址总线的高字节A8-A15,这个时分P2便不能作为I/O来运用了。PORT2(P2.0-P2.7): 端口2是具有内部行进电路的双向I/O端口,每一个引脚能够推进4个LS的TTL负载,若将端口2的输出设为高电往常,此端口便能当成输入端口来运用。P2除了作为通常I/O端日运用外,假定在AT89S52拓宽外接程序存储器或数据存储器时,也供应地址总线的高字节A8/ A15,这个时分P2便不能作为1/O来运用了。

PORTI (PI.0--PI.7):

端口1也是具有内部行进电路的双向1/O端口,其输出缓冲器能够推进4个LS TTL负载,一样地若将端口1的输出设为高电平,就是山此端口来输入数据。假定是运用8052或是8032的话,P1.0又作为守时器2的外部脉冲输入脚,而P1.1能够有T2EX功用,能够做外部接连输入的触发脚位。

PORT3(P3.0--P3.7):

端口 3也具有内部行进电路的双向I/O端口,其输出缓冲器能够推进4个TTL负载,一同还多东西有别的的额定分外功用,包含串行通讯、外部接连操控、计时计数操控及外部数据存储器内容的读取或写入操控等功用

上一篇：555守时器引脚图及功用

下一篇：扩音器电路原理图