QPSK解调器原理详解
（1）QPSK解调器首要包含时钟发作电路、QPSK(四相相移键控)解调器、前向纠错(FEC)单元和输出操控电路等有些。时钟发作电路为 PLL 频率构成器，首要由外部晶体振动发作基准时钟，再由集成在片内的 VCO 分频发作解和谐 FEC 所需的各种时钟。QPSK 解调器由匹配滤波器、数字振动器、守不时钟康复环路、载波康复环路、主动增益操控(AGC)电路等构成，如图 5 所示。

匹配滤波器为平方根升余弦滤波器，该滤波器作业在 2／T 的安稳输入速率上。时钟康复环路包含 I、Q重量内插滤波器和守时过错查看器，守时过错查看器用来捕获时钟信号，内插滤波器断定环路特性和数字振动器(NCO)的增益。
载波康复环路由相位过错查看器、数字环路滤波器、相位环路查看器、频率扫描发作器和频率断定指示器构成。QPSK 解调芯片内有两个嵌入的数字主动增益操控(AGC)电路，榜首个 AGC 与片外的 RC 滤波电路构成宽带 AGC 电路，发作脉宽调制信号输出到调谐器，使调谐器的增益受此信号操控。第二个 AGC 为数字窄带AGC，首要结束数字信号带宽的功率最优化。
(2)QPSK 解调时，D／A 改换器输出的 I、Q 信号中的基带信号以固定采样速率输入到 QPSK 解调器中的载波康复环路。相位过错查看器运用由信噪比抉择的两种增益结束过错查看，进行载波相位盯梢。
此刻频率扫描发作器查找准确的载波频率，当载波频率挨近输入信号频率时，载波信号进入相位断定计划，环路抵达断定状况，结束载波捕获。载波康复环路经过捕获载波和盯梢载波相位结束载波康复，解出基带信号。该信号送到匹配滤波器，由匹配滤波器在 I、Q 分支上挑选滚降因子 (0.35)来结束匹配滤波，匹配滤波器一向坚持每 4 个符号采样一次。
当符号速率较低时，选用较多的采样次数；当符号速率较高时，选用较少的采样次数。匹配滤波器的输出端接有一个精度达 0.5 dB 的数字窄带 AGC 电路，使 QPSK 解调器输出的信号以最优的均分送到 FEC 单元。
(3)FEC 单元包含 Viterbi 解码器、去交错器和里德—索罗门解码器。Viterbi 解码器用于内码解码，支撑 1／2、2／3、3／4、5／6、6／7、7／8 的缩短码率。去交错器结束卷积去交错处理，处理的最大块长度为 204 字节，交错深度为 12。

上一篇：300b胆机输出变压器制造教程

下一篇：腐蚀电路板应急处理办法及留神事项