示波器作为"工程师的眼睛"调试案例

2022-02-16 12:49分类：万用表阅读：

有一些电源电路原本没有问题，联接上摄像头就有什么问题了;有一些电源电路原本有什么问题，接好摄像头又没有问题了。二种状况下的根本原因很有可能大不一样，但一定是有一个沒有被挖到的根本原因。

来源于西门子公司的李工和R&S的李工一起，追本溯源，搞懂了原先难题出在晶振电路的"来料检验报告欠佳"上。这令小编想到有一位老购置说的：最非常容易出难题的原材料就三样：开关电源，晶振电路和连接器。在发现问题的全过程中，我们可以见到数字示波器做为"技术工程师的双眼"的使用价值。

2014年7月份，大家运行了电能质量分析高档机器设备开发设计新项目。这一新项目的技术性要求是取样点多，数据信息率高，优化算法繁杂，数据信息储存量大，网线端口多，高級运用多等。遭遇那样的状况，大家根据很多剖析和评定，决策新搭建硬件系统来达到产品需求。根据对好几家CPU开展剖析? 核对，最后一个全新升级的硬件配置构架公布了：以双核处理器CPU加上FPGA，Switch，DOM盘等来完成数据获取，传送，测算，储存，通讯等作用。历经一番勤奋，迅速大家的主控板打样品的回板，并完成了SMT，宣布进到硬件软件调节环节。在进行小系统软件(CPU，DDR，Flash等)关键元器件检测后，大家进到小系统软件外场元器件的开发设计阶段，在做SATA-DOM盘检测时，发觉了DOM盘无法连接的难题。在前端工程师的相互配合检测下，迅速精准定位出是差分信号晶振电路輸出给CPU的差分信号LVDS参照数字时钟无法平稳锁住，造成控制板没法一切正常工作中。在企业內部找寻检测快速数据信号的数字示波器，发觉基本上全是网络带宽很低的数字示波器，且不装有数字功放差分信号摄像头，没办法见到波型，进而没法分辨是基本原理设计方案难题，或是PCB，或元器件电焊焊接以及它难题，新项目从此卡住了。下面便是一顿遍地找可用的数字示波器全过程了，那一个汗啊!

简直凑巧，大家企业早提前准备配备高档数字示波器了，因为采购工作流程较长，一直处在在Tek，R&S，Agilent三家联络和商品评定中。根据大家的购置迅速联络上这三家企业的市场销售，R&S是在联络以后，以最短的时间，首先给大家发过来检测数字示波器样品的生产厂家，恰好是雪中送碳，久旱逢甘雨啊!取得数字示波器检测样品的当日，小编就迅速拆开通电，提前准备信号测试了。因为以前一直用此外俩家的数字示波器，原始应用R&S的数字示波器，其程序界面及实际操作按键均并不是很了解，实际操作起來相对性发涩。历经简易探索后，基本上能做简易检测了，可是要开展快速数据信号精确测量还不可以迅速拿下，只有寻求帮助服务支持了。根据购置顺利联络上售前技术支持-杨毓，在其协助下，又迅速联络上服务支持技术工程师-李星。在李工的远程桌面下，迅速能够开展快速数据信号精确测量，并抓到数字时钟波型。李工担忧小编这里弄不好，又在第二天早上赶来大家企业，开展当场学习培训具体指导。根据捉到的数字时钟波型，大家进行全方位剖析，李工浓厚的技术性专业知识，对小编这一怪异难题的剖析给予了关键构思。

起先基本原理剖析，基本结果是：硬件配置基本原理设计方案上不会有过多的难题。这是一个LVDS数字时钟晶振电路传出差分信号LVDS 数字时钟后，根据沟通交流藕合连在CPU侧(图)。

基本原理上找不着难题，只有集中注意力精确测量波型并开展深入分析了。根据R&S数字示波器，用数字功放差分信号摄像头(图1)和数字功放单端摄像头在CPU侧来捕捉数字时钟輸出波型(图2)。

图1差分信号摄像头测出图

图2单端摄像头测出图

从图得知：数字时钟品质在CPU端差，数据信号差分信号摆幅不足，并且共模电压超出，且波型崎变比较严重。CPU侧的PLL对于这一键入时钟信号没法锁住，也是理所但然的。难道说是PCB设计有什么问题?PCB布线的截屏以下：

图上：U2为差分信号晶振电路，晶振电路反面的C101和C102为沟通交流耦合电容。PCB的布线为：图形界限8mil，线间隔16mil，差分信号等长操纵在5mil，系统总线长1550mil(低于元器件材料的2000mil)。

再具体分析PCB设计，达到元器件材料的合理布局走线规定，且也合乎很多年快速设计方案工作经验。理论上应当不存在的问题，为什么会有那么怪异的波型呢?难道说是CPU负荷侧有什么问题?联络CPU的服务支持，根据对电路原理图和PCB剖析，迅速获得一些很有可能存在的问题的信息内容：尾端跨接线电阻器是不是电焊焊接，集成ic接地装置是不是恰当这些。根据试验，先后清除这种要素。

那麼这时，只有开展全方位数据信号精确测量深入分析了。最先是晶振电路外围电路精确测量。运用R&S的数字示波器，挑选沟通交流藕合精确测量方法，发觉晶振电路的供电系统开关电源谐波失真非常大，3.3V直流电源的谐波失真做到100mv上下，因为这一供电系统来源于DC/DC电源，存有这么大的谐波失真有可能造成晶振电路输出异常。aj23取LDO輸出的3.3V(确定谐波失真低于10mv)，再度检测发觉PLL依然不可以锁住，CPU侧检测波型仍然不符LVDS数据信号规范。可是在精确测量全过程中偶然发现一个出现异常，便是用R&S单端微波感应器摄像头来精确测量晶振电路輸出侧的数据信号工作电压时，发觉PLL居然锁住了。这时是将单端摄像头的电线接头接进LVDS数据信号的负端，探头抵住数据信号正端。它是个什么原因，迷惑不解啊……彻底颠复了大家的了解了。从现在起猜疑，该差分信号晶振电路是不是存有产品质量问题。

那麼下面对于晶振电路，依据元器件给予的生产厂家材料中叙述的检测方法开展裸片供电系统精确测量。其工程图纸：(图3)

图3 强烈推荐检测电源电路

将晶振电路立即aj23供上3.3V的电，断掉目前负荷，在差分信号PN数据信号间跨接线100欧电阻器，再开展数据信号精确测量，发觉晶振电路輸出的确有什么问题，其音频信号和单端数据信号輸出摆幅小，数据信号崎变比较严重(与图1和图2相近)。从而，基本上能够下结论：那便是晶振电路根据不正规方式选购的，其品质之差，唉，无奈啊! 依据上述检测状况，这儿汇总了有两个难题，各自制订认证解决方法：

o 根据正规平台，再选购差分信号晶振电路，提前准备检测;

o 剖析为啥R&S数字示波器微波感应器摄像头接地线收到音频信号负端状况，能使数据信号品质改进;

对于计划方案二，仿真模拟摄像头标出的电阻器，电容器遍布主要参数，又开展了一些实验：比如负端aj23，根据串联电阻，电容器等方法接地装置，均没法配对摄像头道德底线触碰的状况。之后具体分析发觉，小编的双板供电系统直流电可调稳压电源的输出电压的接地线与电压电缆线未共地(图4)，即图上斜线未联接。这时，用数字万用表检测示波器探头的接地线与直流电源(-端)輸出的GND 中间，发觉有一个不大的工作电压压力差。

图4 检测组网方案图

当进行Earth共地后(接好斜线)，选用下面的图5组网方案检测，这时PLL仍没法锁存，再用示波器探头的接地线联接音频信号负级时，PLL也没法锁住了。

图5 施工工地检测组网方案图

不难看出，这个问题与数字示波器及摄像头自身没有关系。根据剖析发觉：因为摄像头地接的是电缆线准地面，与可调稳压电源输出地中间是悬空关联，存有一些工作电压差。这时下结论，在当今欠佳的晶振电路负端连接某一力度的交流电压时，等同于提升了差分信号晶振电路键入的共模电压，一定水平上改进LVDS数据信号的品质。因而，干了此外一个试验，根据将差分信号晶振电路负端aj23到1.2V工作电压上(图6)，人为因素给予1.2V共模电压，这时候发觉PLL锁住取得成功，DOM盘一切正常工作中了。

图6 音频信号负级aj23测试图

这时用数字功放差分信号和数字功放单端摄像头测得波型：

图7 数字功放差分信号摄像头测出图

图8 数字功放单端测出图

从上二张图可获得：虽然PLL锁住了，可是还能看得出P，N数据信号并不是180度交叉式的，共模电压都不对，可是这时的差分信号信号摆幅够大见图7，可以使LVDS的PLL工作中。

对于第一种计划方案，大家购置到中国台湾某个企业的差分信号晶振电路，电焊焊接完后，SATA-DOM立即就能稳定工作了，进一步认证了原始应用的差分信号晶振电路是存有产品质量问题的。自然，对于新的差分信号晶振电路，大家也开展了详尽的波型测试图9和图10，发觉指标值与元器件材料一致，且合乎LVDS 数据信号规范。且对于DOM盘开展读写能力文档稳定性测试，到迄今为止工作中一切正常，这个问题也获得了完满的处理。