开关电源变换或栅压推动电源开关期内所产生的髙压暂态最高值很有可能有非常大坏处。在电机推动运用中，dv/dt瞬变很有可能会毁坏绕阻电缆护套，进而减少电机使用寿命并影响到系统软件可靠性。在应用硅MOSFET、IGBT和SiC MOSFET的线路中，变缓暂态回应的常用办法是提升外界栅压电阻器的值。该类元器件一般 具备大反方向传送电容器（Crss）或栅漏斯泰格电容器（Cgd）。在减少快速开关运用的dv/dt层面，提升栅压电阻器（Rg）的作法十分合理。一个应用实例是图腾柱PFC，在这里测试用例中，高dv/dt产生了较低的开关损耗。殊不知，在电机等比较慢运用中，要让dv/dt处于可接纳范畴内（比如5~8V/ns），所需阻值会做到千欧等级。高Rg值很有可能会明显增加开启和关掉延迟时间。

文中关键而又全方位地讲解了三种将dv/dt从45V/ns降到5V/ns而不产生太长开/关时间延迟的方式：应用外界栅漏电力电容器、对元器件提升RC缓存电源电路，及其应用JFET立即推动。在各种状况下，全是在T0247-4L封裝中选用了一个1，200V SiC FET，且Rdson为9mΩ，并在75A/800V下电源开关。在探寻每一种情况时，全是先应用SiC FET的SPICE控制模块开展仿真模拟，随后应用双单脉冲电源电路试验精确测量开启和关掉時间，进而认证仿真模拟結果。

应用外界Cgd电容器

在这里方式中，外界Cgd电力电容器Cgdext放置半桥配备的高侧和低侧FET的栅压与漏极中间，参照图1。

图1：带外界Cgd的栅压推动，用以完成dv/dt操纵。（来源于：UnitedSiC）

针对SiC FET，Cgdext的测算数值68pF，并且在实现仿真模拟时，电源电路中包括一个20nH的串连内寄生电感器（Lpar）。在应用分立器件并且Cgd电力电容器的衔接部位尽量挨近FET的具体情况下，该内寄生电感器能够小一些。假如应用FET控制模块，则电力电容器很有可能必须放置控制模块外，这表明内寄生电感器会贴近20nH。

图2：应用68pF的外界Cgd电力电容器和33Ω的Rg。左侧为关掉期内的Ids（深蓝色）、Vgs（橘色）和Vds（翠绿色）值，虚线为试验精确测量值，斜线为SPICE仿真模拟值。右侧为开启期内的值。一定要注意，文中全篇都采用了以上跟踪色承诺。（来源于：UnitedSiC）

图2表明了外界Cgd电力电容器的SPICE仿真模拟結果和试验結果。由于在电源开关期内，Ids相对性较低，可能为0.54A，因此 外界电力电容器能够允许20nH内寄生电感器。当应用68pF电力电容器且Rg处于10Ω至33Ω中间时，依据精确测量和测算，此办法的dv/dt处于25V/ns至5V/ns中间。参照图3。

图3：应用68pF外界电力电容器时，在试验和SPICE控制模块仿真模拟状况下，依Rg而定的dv/dt图。（来源于：UnitedSiC）

结果显示，当应用FET控制模块，将Cgd放置电路板上，且接纳一定的内寄生电感器时，合适应用这些办法来减少dv/dt。

跨各FET应用RC缓存电源电路

另一种操纵dv/dt的办法是跨高侧和低侧FET的漏极和源极联接一个RC缓存电源电路。参照图4。

图4：跨高侧和低侧FET串联的缓存电源电路的平面图。（来源于：UnitedSiC）

在这个实例中，好似外界栅漏电力电容器一样，电源电路中加入了一个20nH内寄生电感器，它与电力电容器（Csnubber）和电阻器（Rsnubber）串连。当应用公司分立FET时，RC元器件能够尽可能挨近FET，理想化的具体情况是同时与脚位联接，到时候，内寄生电感器能够做到极小值。试验缓存电源电路选用了一个5.6nF的电力电容器和一个0.5Ω电阻器。SPICE仿真模拟和试验結果均说明，这类办法能够将dv/dt从50V/ns减少至5V/ns。参照图5和图6。

图5：跨各FET的漏源应用RC缓存电源电路。试验值以虚线表明，SPICE仿真模拟值以斜线表明。该检测在75A/800V栅压推动下选用5.6nF电力电容器和0.5Ω电阻器实行。左侧为关掉波型，右侧为开启波型。（来源于：UnitedSiC）

图6：应用RC缓存电源电路时，试验值和仿真模拟值的dv/dt图。（来源于：UnitedSiC）

因为电容器值较低，提升缓存电源电路产生的开关损耗十分小，在10kHz电源开关頻率下只是约2W。相对性较高的仿真模拟内寄生电感器值（20nH）说明，RC缓存电源电路的布局很有可能坐落于FET控制模块外，它可将dv/dt减少90%。

JFET立即推动法

最终一种减少dv/dt的办法是应用立即推动的JFET布局，参照图7。在这类电源电路中，运作时即开启Si MOS元器件，且JFET栅压工作电压处于-15V至0V中间。

图7：立即推动的JFET布局。（来源于：UnitedSiC）

这必须PWM栅压推动讯号和开启数据信号，可是要保持常关情况。高侧JFET栅压工作电压为-15V，以确保在电源开关暂态期内，它为关掉情况。一样，应用试验设定开展精确测量，并且用SPICE控制模块开展电路模拟。結果请参照图8和图9。因为SiC JFET的Crss（Cgd）大，一个4.7Ω的小Rg就足够将dv/dt减少至5V/ns。

图8：应用JFET立即推动法。试验值以虚线表明，SPICE仿真模拟值以斜线表明。左边为关掉波型，右边为开启波型。选用75A/800V电源电路，Rg为4.7Ω。（来源于：UnitedSiC）

图9：选用JFET立即推动法的dv/dt图，表明了试验波型和SPICE波型。（来源于：UnitedSiC）

表1：三种dv/dt降低法的SPICE仿真模拟特性引言。（来源于：UnitedSiC）

结果

表1关键详细介绍了在75A/800V电源电路中减少dv/dt的三种不一样办法的SPICE仿真模拟估计值引言。在三种方式 中，JFET立即推动法的能源消耗最少。但是，立即推动法必须-15V推动讯号和开启数据信号，提升了元器件数和电源电路多元性。外界Cgd电力电容器法和RC缓存电源电路法的开关损耗略高，可是不用到JFET栅压的通道。如应用公司分立FET，则这2种办法可以在电路板上轻轻松松完成。规范UnitedSiC FET不给予到JFET栅压的通道，可是选用TO247-4L封裝的新双栅极商品早已在研发中。这类办法还合适与加入了JFET栅压脚位的控制模块搭配应用。在任何状况下，SPICE仿真模拟上都记入了20nH内寄生电感器的危害，結果证实，一定量的电感器不容易危害dv/dt的减少。

RC缓存电源电路法的明显优点是不能各自操纵开启和关掉dv/dt，参照表1。殊不知，因为Rgon和Rgoff电阻器分离出来，Cgd法和JFET立即推动法能够分別操纵这二者。

文中展现了三种明显减少dv/dt的方式 。由于UnitedSiC FET的低导电性耗损和短路故障情况下的稳定特点，选用UnitedSiC FET能让这三种方式 变成 电机驱动开发中高效率且稳定的挑选。

责编：lq

上一篇：XG4140的外围引脚电路及内部等效电路图

下一篇：继电保护整定计算实列分析