电工技术基础_电工基础知识_电工之家-电工学习网

欢迎来到电工学习网!

一种减少VDMOS寄生电容的新结构

2021-12-16 08:16分类:电子元器件 阅读:

  一种降低VDMOS分布电容的新构造

0 引 言
VDMOS与双极晶体三极管对比,它的电源开关速度更快,开关损耗小,输入电阻高,工作电压小,频率特点好,跨导高宽比线形等优势。尤其非常值得强调的是,它具备负温度系数,沒有双极整流管的二次穿透难题,安全工作区大。因而,无论是电源开关运用或是线形运用,VDMOS全是理想化的电力电子器件。VDMOS的按钮速率是在高频率运用时的一个主要的主要参数,因而明确提出一种减少分布电容的新式VDMOS构造。

1 基本概念
输出功率VDMOS的按钮特点是由其本征电容器和分布电容来确定的。VDMOS的电容器关键由三个一部分栅源电容器Cgs栅漏电容器Cgd及其源漏电容器Cds构成,如图所示1所显示。电容器的蓄电池充电是限定其电源开关速率的首要要素。栅源中间的电容器是由三个部份构成,即:
Cgs=Cgs(N ) Cgs(P) Cgs(M)
Cgs(N )是栅源相叠电容器;Cgs(M)是栅与源金属材料间的电容器;Cgs(P)是栅与P-base中间的电容器。这三个电容器的尺寸全是由VDMOS自身设计方案上的技术参数选择的,最关键在于物质层的薄厚。

栅漏中间的电容器Cgd是2个电容器的串连:

当栅压未做到阈值电压时,漂移区与P-base产生的耗尽层融合在一起,产生总面积非常大的耗尽层电容器,栅下漂移区空间电荷耗光区电容器Cgd(dep)仅仅在其中一部分,这时耗尽层总宽较大,耗光电容器最少。当栅压做到阈值电压后,元器件打开时,漏区电势差减少,耗尽层总宽减少,Cgd(dep)快速扩大。
漏源中间的电容器Cds是一个PN结电容器,它的尺寸是由元器件在源漏中间所施加的工作电压VDS所确定的。
一般VDMOS都涵盖了Cgs,Cgd和Cds,可是输出功率VDMOS都并不是选用这三个电容器作参照,只是选用Ciss,Coss和Crss做为评定VDMOS元器件的电容器特性,Ciss,Coss和Crss主要参数各自理解为:键入电容器:Ciss=Cgs Cgd輸出电容器:Coss=Cds Cgd;意见反馈电容器:Crss=Cgd。具体中选用Ciss,Coss和Crss做为考量VDMOS元器件频率特点的主要参数,他们并并不是时间常数,只是伴随着其外界增加给元器件自身的电流变动的。
VDMOS的打开时间延迟td(on)、增益值tr、关闭时间延迟td(off)、上升幅度tf的表达式可各自表述为:


式中:Rg为电源开关检测电源电路中元器件外置栅电阻器;Vth为阈值电压;Vgs是另加栅源工作电压;vgs是使元器件漏源工作电压降低到另加值10%时的栅源工作电压;Ciss*是元器件的输进电容器;在td(on)和td(off)式中:Ciss*=Cgs Cgd;在tr和tf式中:Ciss*=Cgs (1 k)Cgd(考虑到密勒效用)。由以上表达式由此可见,Cgd立即危害元件的输进电容器和定时开关,Cgd根据密勒效用使键入电容器扩大,进而使元器件增益值tr和降低tf時间增大,因而减少栅漏电容器Cgd至关重要。

2 新构造的明确提出
依据上应对VDMOS电容器的剖析,明确提出一种新的构造以减小电子元器件的分布电容。由剖析可得到,栅下耗尽层的样子对VDMOS电容器有很大危害,最主要是危害Cgd。
图2中提供了新的VDMOS模块A,在VDMOSneck地区断掉光伏电池条,与此同时在断掉处引入一定的P型区,更改VDMOS栅下耗光区的样子。这类新构造,在一定水平上增加耗光区的总宽,进而减少Cgd。如图2构造中Pody下P-区引入地区为neck区正中间3μm,引入动能是40 keV,引入使用量是1e13—3 cm,传统式构造光伏电池栅彻底遮盖P-body岛间漂移区,恰好是由光伏电池栅和漂移区的相叠产生的栅漏电容器在电池充电时要很多正电荷,造成 元器件开关损耗非常大,新构造将多晶体栅和漂移区的相叠一部分清除,能够大幅度降低栅正电荷,提升电子元器件的信息特性。

3 新构造的仿真模拟結果
图3得出了新型的构造A的分布电容仿真模拟結果,从模仿效果看来,新式构造A扩大了栅下耗光区总宽,更改了栅下耗光区的样子,减少了栅漏电容器Cgd对键入电容器、輸出电容器沒有很大危害,在一定水平上减少了意见反馈电容器。
栅正电荷是比键入电容器更有价值的主要参数,从电路原理的视角,由Qg=Igt可获得使元器件在理想化打开時间内所需的栅电流。栅正电荷Qg是输出功率MOSFET2个最重要的主要参数之一(另一主要参数为Ron)。应用非零的Vds给予Qg-Vgs曲线图早已成为了一种行业标准。在线条里包括五种信息内容:共源键入电容器Ciss;共源反方向传送电容器Crss;使元器件打开务必加进栅上的电荷量;获得元器件理想化电源开关速率需要的栅正电荷;元器件在电源开关期内所耗损的动能。
电路设计方案技术工程师应用这种信息设计光耦电路,并估汁元器件特性。选用TCAD(ISE)对新式构造A开展了仿真模拟,仿真模拟結果如图所示4所显示。

能够显著看得出新式构造A的栅正电荷显著比一般构造的栅正电荷小许多,Qg界定为Vgs=12 V时栅上所存储的正电荷,新式构造A和一般VDMOS构造栅正电荷各自为20.25 nC和30.57 nC,减少了33.67%。

4 结 语
文中明确提出一种减小v脸DMOS分布电容,提升其动态性性能的新构造。并且用TCAD(ISE)手机软件对其仿真模拟。从仿真模拟剖析结果显示可看得出,新式构造A与传统式VDMOS对比,能合理减少意见反馈电容器及栅正电荷,提升VDMOS元器件的按钮速率,提升电子元器件的信息特性。

上一篇:12mhz晶振的机器周期

下一篇:高功率基模固体倍频激光器及其应用

相关推荐

电工推荐

    电工技术基础_电工基础知识_电工之家-电工学习网
返回顶部