ad9852与ad9854差别

　　AD9852内嵌的只有一个DAC，AD9854的内嵌2个DAC。AD9854适用彻底正交和的两种輸出，而AD9852仅有一个輸出，另一个DAC仅为操纵用DAC，但AD9854的脚位与ad9852的单频频率计方式相兼容。

　　ad9852脚位图及作用

　　AD9852的脚位表明：D7—D0：Pin1—8，并行处理程序编写方式下的8位并行处理数据信息I/O口。

　　A0—A5：Pin14—19，并行处理程序编写方式下的6位并行处理详细地址口。在其中，Pin17与串口通信的校准端重复使用，Pin18与串行通信数据信息輸出口重复使用（3线方式），Pin19与串行通信数据信息I/O口重复使用（（2线方式）。

　　DVDD：Pin9，10，23，24，25，73，74，79，80，数字电路设计开关电源端，相对性于数据地3.3V供电系统，3.135V—3.465V可确保设计方案指标值。

　　DGND：Pinll，12，26，27，28，72，75，76，77，78，数据地。

　　AVDD：Pin31，32，37，38，44，50，54，60，65，数字集成电路开关电源端，相对性于仿真模拟地3.3V供电系统，3.135V—3.465V可确保设计方案指标值。电路原理时，应提升DVDD和AVDD中间的去藕，防止噪音互相串扰。

　　AGND：Pin33，34，39，40，41，45，46，47，53，59，62，66，67，仿真模拟地。

　　NC：Pin13，35，57，58，63，內部无衔接的脚位，走线时能够悬在空中。

　　I/OUD：Pin20，頻率升级端口号。要向AD9852存储器内写数据信息，起先写到端口号的油压缓冲器里，等工作模式需要的数据信息写完后，再在这里脚位上加一不断最少八个系统软件指令周期的上拉电阻，使DDS集成ic依照所设定的形式运作。頻率升级还可以设成內部升级方式，这时候DDS依照UDC存储器设定的值按时自动升级頻率，与此同时輸出不断八个系统软件指令周期上拉电阻的同歩数据信号。

　　WRB/SCLK：Pin21，并行处理方式下的写操纵端，与串行通信方式时钟信号键入端重复使用。

　　RDB/CSB：Pin22，并行处理方式下的读操纵端，与串行通信方式片选端重复使用。FSK/BPSK/HOLD：Pin29，多用途重复使用脚位。FSK工作模式下，低电频挑选頻率F1，上拉电阻选F2;BPSK方式时，低电频选相位差1，上拉电阻选相位差2;Chirp方式时，上拉电阻使DDS輸出维持当今頻率。

　　SHAPEDKEYING：Pin30，上拉电阻使DDS輸出有一个幅度调制全过程，若电路原理为低电频，DDS将沒有輸出。

　　VOUT：Pin36，快速电压比较器輸出端。

　　VINP：Pin42，电压比较器正工作电压键入端。

　　VINN：Pin43，电压比较器负工作电压键入端。

　　IOUTl：Pin48，余弦DAC单级电流量輸出端。

　　IOUTIB：Pin49，余弦DAC单级电流量相辅相成輸出端。

　　IOUT2B：Pins51，操纵DAC单级电流量相辅相成輸出端。

　　IOUT2：Pin52，操纵DAC单级电流量輸出端。

　　DACBP：Pin55，DAC滤波电容连接端。从该端口号串连一0.01uF电容器到AVDD能够更改SFDR特性。

　　DACRSET：Pin56，DAC满幅輸出设定：RsET=39.9/IouT。

　　PLLFILTER：Pin61，串连1.3k。电阻器和0.01uF到AVDD（Pin60），组成参照源内存超频PLL环城路过滤器的零赔偿互联网。

　　DIFFCLK：Pin64，差分信号数字时钟也就能端，上拉电阻合理。AD9852的数字时钟键入有俩种方法：单摆正弦键入和差分信号键入，实际选用哪一种方法，根据它来挑选。REFCLKB：Pin68，差分信号数字时钟的相辅相成键入端。

　　REFCLK：Pin69，单端时钟信号键入或差分信号数字时钟的另一键入端。

　　S/PSELECT：Pin70，程序编写方式挑选端。逻辑高挑选并行处理方式。

　　MASTERRESET：Pin71AD9852的校准端，不断10个系统软件指令周期的高电

　　AD9852的具体技术参数

　　·300MHz內部数字时钟限制;

　　·一体化12位D/A輸出;

　　·优良的信息特性：在100MHz輸出时仍具备80dBSFDR;

　　·含有4～20倍可编程控制器参照数字时钟倍乘器;

　　·双重48位可编程控制器頻率存储器和双重14位可编程控制器相位差存储器;

　　·12位震幅自动调谐和可编程控制器ShapedOn/OfKe2

　　ying作用;

　　·单足FSK和PSKapi接口;

　　·HOLD脚位具备线形或离散系统电台广播作用;

　　·可全自动双重頻率扫描仪;

　　·可开展sin（x）/x校准;

　　·简单化的操纵插口：10MHz串行通信两条线或三线外场插口;100MHz8位并行程序设计方案插口;

　　·用3.3V单开关电源供电系统;

　　·单端或差分信号参照数字时钟键入。

　　ad9852运用电源电路

　　因为使用了参照数据信号单端键入的方法，因此REFCLKB端应当接地装置或开关电源;参照数据信号键入端REFCLK要跟开关电源相互连接。由于DDS的参照数据信号规定有1.6V的直流电源平，在参照数据信号键入到REFCLK端节点处，该接一个5.1kΩ的阻值到3.3V直流稳压电源，与此同时接一个0～10kΩ的可调电阻（这里取5kΩ）到100Ω的电阻器，历经电阻分压，REFCLK端就有1.6V的交流电压。这一0～10kΩ的可变电阻与此同时用于调整REFCLK端对地的电阻器，以调整REFCLK的直流电源位，详细情况请参考图4。图4中的∏形过滤一部分是因为滤掉开关电源对REFCLK端影响。该頻率合成器电路原理图如图4所显示。

　　检测证实，运用AD9852设计方案的頻率合成器具备跳频速度更快、頻率屏幕分辨率高、体型小、系统软件工作中平稳、方便使用等优势。因而它有较强的实际意义。

　　DDS除开用以跳频系统软件东西方，还能够用以随意波型造成、数据信号调配等。伴随着快速集成电路芯片的迅猛发展，DDS终将发展更多的新的主要用途。

　　AD9854的特点

　　·300M內部时钟频率

　　·可开展频移键控（FSK），二元相移键控（BPSK），相移键控（PSK），单脉冲电台广播（CHIRP），震幅调配（AM）实际操作

　　·正交和的双通道内存12位D/A转化器

　　·快速电压比较器，3皮秒激光合理颤动误差

　　·外界动态性特点：

　　80dB无杂散采样率（SFDR）@100MHz（±1MHz）AOUT

　　·4倍到20倍可编程控制器标准数字时钟乘法器

　　·2个48位可编程控制器頻率存储器

　　·2个14位可编程控制器相位差赔偿存储器

　　·12位震幅调配和可编程控制器的导通整形美容键控作用

　　·单脚位FSK和BPSK数据信息键入插口

　　·PSK作用可由I/O插口完成

　　·具备线形和离散系统的单脉冲电台广播（FMCHIRP）作用，含有脚位可控性中止作用

　　·具备衔接FSK作用

　　·在数字时钟产生器方式下，有低于25psRMS颤动误差

　　·可自行开展双重頻率扫描仪

　　·可以对数据信号开展sin（x）/x校准

　　·简单的操纵插口：

　　可配制为10MHZ串行通信，2线应3线SPI兼容插口或100MHZ8位并行处理可编程控制器插口

　　·3.3V单开关电源供电系统

　　·具备多通道功耗低作用

　　·单键入或差分信号键入数字时钟

　　·中小型80脚LQFP封装

上一篇：线性光耦的使用实例

下一篇：ad7606中文资料汇总（ad7606引脚图及功能_内部结构及应用电路）