晶振电路 PCB设计

　　pcb电路板（PCB）是电子设备中电路元件和元件的支承件．它给予电路元件和元器件相互间的保护接地。伴随着电于技术性的迅猛发展，PCB的硬度变得越来越高。PCB设计的优劣对抗干扰性危害非常大．因而，在开展PCB设计时．务必遵循PCB设计的一般标准，并应合乎抗干扰性设计方案的规定。最先，要考虑到PCB规格尺寸。PCB规格过大时，印刷线框长，特性阻抗提升，抗噪音工作能力降低，成本费也提升；过小，则排热不太好，且相邻线框易受影响。在明确PCB规格后．再明确独特元器件的部位。最终，依据电源电路的作用模块，对线路的所有电子器件开展合理布局。
?

技术工程师的极大褔利，第一款P_C_B分析系统，点一下免费领

　　数字时钟源一般是操作系统中最明显的EMI放射性物质，假如接中长线，其效果是中长线就变成无线天线，这在许多使用中不是准予的，全部数字时钟源都务必尽可能挨近有关元器件，必需时要好几个数字时钟源，不可下列能够使用双层PCB将数字时钟联线屏蔽掉（但这些办法仅有在不可下列为此，并且成本费不一定小于多数字时钟（双层PCB的价钱显著高过双面板），要过一些强制性规范的商品尽可能不必那么干）。有源晶振的輸出一般是规范TTL规格型号，对于能推动是多少集成ic需看这种集成ic的特点。

　　晶振电路和集成ic的间距一般要尽可能挨近，一般指的是微波感应器晶振电路，那麼数字功放的晶振电路走线有哪些需要吗？有源晶振能推动多少个集成ic呢？

　　有源晶振也不可以輸出接中长线

　　数字时钟源一般是操作系统中最明显的EMI放射性物质，假如接中长线，其效果是中长线就变成无线天线，这在许多使用中不是准予的，全部数字时钟源都务必尽可能挨近有关元器件，必需时要好几个数字时钟源，不可下列能够使用双层PCB将数字时钟联线屏蔽掉。有源晶振的輸出一般是规范TTL规格型号，对于能推动是多少集成ic需看这种集成ic的特点。

　　数字时钟布哪一层？

　　夹心层，其左右全是覆地

　　但这些办法仅有在不可下列为此，并且成本费不一定小于多数字时钟（双层PCB的价钱显著高过双面板），要过一些强制性规范的商品尽可能不必那么干。

　　1. Crystal下不能走線，電路儘量挨近chip端。

　　2. trace儘量短，與别的信號需20mil間距，最好是应用ground trace與别的信號隔離。

　　3.Crystal下边儘量别走線。 假如實在要走線的話， 不可以走線進Crystal pin腳周圍50mil之內。 特别是在防止快速訊號。

　　晶振电路电源线尽量短，必须包地（由于有噪音，实质便是怕它直接影响到他人，或是怕他人危害到他）。尽量不破孔，认为一个过孔会出现0.5pF的分布电容，此外，布线大小要一致

　　晶振电路的选用和PCB合理布局（一）

　　结晶的选用和PCB板合理布局会对VCXO、CLK产生器的技术参数造成一定的危害。挑选结晶时，除开頻率、封裝、精密度和环境温度范畴，在VCXO运用中还应留意等效电路串联电阻和负荷电容器。串联电阻造成 结晶的功能损耗扩大。电阻值越低，震荡器越非常容易起振。

　　负荷电容器是结晶的一个关键主要参数，最先，它影响了结晶的串联谐振。一般结晶的允差頻率指的是其串联特定负荷电容器后的串联谐振。理应强调，这里的允差頻率是当CL相当于特定负荷电容器时运用公式计算（1）测算出的值，但并不是运用测算出的值。

　　因而，VCXO的自动调谐范畴与CL的值密切有关。当负荷电阻值较钟头，VCXO的自动调谐范畴局限在上方；一样，电容器值很大时，自动调谐范畴将限定在下方。负荷电容器的适度选值在于VCXO的特点。比如，MAX9485设计方案中，为了更好地平衡自动调谐范畴、自动调谐曲线图圆心、与此同时简单化电源设计，大家挑选Ecliptek （ECX-5527-27）具备14pf负荷电容器的27MHz结晶。

　　应用那样的结晶时，MAX9485具备±200ppm的牵引带范畴。应当强调，封裝会造成 结晶牵引带范畴的差别。一般金属材料壳封裝比表贴元器件（SMD）的牵引带范畴更高。可是近期DAISHINKU企业生产制造的一款新SMD结晶可实现与金属材料壳结晶类似的牵引带范畴。大家检测了这个SMD结晶（DSX530GA），发觉外接2个4pf的串联电容器时能够完成±200ppm频率牵引范畴。

上一篇：高亮LED要突破的技术瓶颈

下一篇：红外线测温仪