高速差分过孔之间的串扰分析

2022-02-28 12:16分类：电子元器件阅读：

　　在硬件配置控制系统设计中，一般大家重视的串扰关键产生在射频连接器、集成电路芯片和间隔非常近的平行面布线中间。但在一些设计方案中，快速差分信号过孔中间也会发生很大的串扰，文中对快速差分信号过孔中间的造成串扰的状况给予了案例模拟仿真研究和解决方案。

　　快速差分信号焊盘间的串扰

　　针对板厚比较厚的PCB而言，板厚有可能做到2.4mm或是3mm。以3mm的双板为例子，这时一个埋孔在PCB上Z方位的长短能够到达接近118mil。假如PCB上面有0.8mm pitch的BGA得话，BGA元器件的扇有过孔间隔仅有大概31.5mil。

　　如图所示1所显示，俩对邻近差分信号过孔中间Z方位的并行处理长短H超过100mil，而俩对差分信号焊盘在水平方向的间隔S=31.5mil。在焊盘中间Z方位的并行处理间距远高于水平方向的间隔时，就需要考虑到快速数据信号差分信号过孔中间的串扰难题。顺带提一下，快速PCB设计的情况下需要尽量降到最低焊盘stub的长短，以降低对讯号的危害。如下图所1示，挨近Bottom层布线那样Stub会非常短。或是还可以选用背钻的方法。

　　图1：快速差分信号过孔造成串扰的状况（H》100mil， S=31.5mil ）

　　差分信号焊盘间串扰的模拟剖析

　　下边是对一个厚度为3mm，0.8mm BGA扇有过孔pitch为31.5mil，过孔并行处理间距H=112mil的设计方案案例开展的模拟仿真。

　　如图2所显示，大家依据布线将4对差分信号对界定成八个差分信号端口号。

　　图2：串扰模拟仿真端口号界定

　　假定差分信号端口号D1—D4是处理器的协调器，大家仔细观察D5、D7、D8端口号对D2端口号的远侧串扰来剖析邻近安全通道的串扰状况。由图3所显示的效果我们可以见到间距较近的2个安全通道，安全通道间的远侧串扰能够做到-37dB@5GHz和-32dB@10GHz，必须进一步可靠性设计来减少串扰。

　　图3：差分信号对间的串扰模拟仿真結果

　　或许读到这儿您会发生疑惑：怎样判断是差分信号过孔导致的串扰而不是差分信号布线造成的串扰呢？

　　为了更好地表明这个问题，大家将以上的案例分为BGA扇出地区和差分信号布线两一部分各自开展模拟仿真。模拟仿真結果如图4所显示：

　　图4：BGA扇出地区和差分信号布线串扰模拟仿真結果

　　从图4右边的模拟結果还可以看得出差分信号走电线间的串扰都是在-50dB下列，在10GHz频率段下乃至超过了 -60dB下列。而BGA扇出地区的串扰和原先总体模拟仿真的串扰标值较为贴近。从图4中的模拟結果我们可以得到在以上案例中差分信号焊盘间的串扰起关键功效。

　　差分信号焊盘间串扰的提升

　　了解了该类难题造成串扰的根本原因，提升差分信号过孔中间串扰的办法就非常清晰了。提升差分信号过孔中间的间隔是简便易行而且十分合理的方式。我们在案例原设计方案的根基上把差分信号过孔部位做好了提升，促使每对差分信号过孔中间的距离超过75mil。从图5所显示的模拟結果及其表1的数据对比能够看得出，提升后的远侧串扰比原设计方案在15GHz频段内有15~20dB的改进，在15~20GHz频段内有10dB的改进。