芯片硬件方案包含：

　　1.功用方案时期。

　　方案人员商品的运用场合，设定一些比方功用、操作速度、接口规范、环境温度及耗费功率等规范，以做为将来电路方案时的根据。更可进一步方案软件模块及硬件模块该怎样区别，哪些功用该联络于SOC 内，哪些功用能够方案在电路板上。

　　2.方案描绘和做法级验证供能方案完毕后，能够根据功用将SOC 区别为若干功用模块，并抉择完毕这些功用行将运用的IP 核。此刻期将接影响了SOC 内部的架构及各模块间互动的信号，及将来商品的牢靠性。抉择模块往后，能够用VHDL 或Verilog 等硬件描绘言语完毕各模块的方案。接着，运用VHDL 或Verilog 的电路仿真器，对方案进行功用验证(functionsimulation，或做法验证 behavioral simulation)。留神，这种功用仿真没有思考电路实习的推延，但无法取得准确的作用。

　　3.逻辑概括断定方案描绘准确后，能够运用逻辑概括东西(synthesizer)进行概括。概括进程中，需求挑选恰当的逻辑器材库(logic cell library)，作为构成逻辑电路时的参看根据。硬件言语方案描绘文件的编写特性是抉择概括东西施行功率的一个首要要素。实习上，概括东西支撑的HDL 语法均是有限的，一些过于笼统的语法只适于作为体系评价时的仿真模型，而不能被概括东西承受逻辑概括得到门级网表。

　　4.门级验证(Gate-Level Netlist Verification)

　　门级功用验证是寄存器传输级验证。首要的作业是要招认经概括后的电路是不是契合功用需求，该作业一般运用门电路级验证东西完毕。留神，此刻期仿真需求思考门电路的推延。

　　5.方案和布线方案指将方案好的功用模块合理地安排在芯片上，方案好它们的方位。布线则指完毕各模块之间互连的连线。留神，各模块之间的连线一般比照长，因而，发作的推延会严峻影响SOC的功用，分外在0.25 微米制程以上，这种景象更为显着。

上一篇：CD4051引脚图和引脚功用

下一篇：三极管和场效应管的运用留神事项