仿照集成电路方案首要是经过有阅历的方案师进行手动的电路调试仿照而得到，与此相对应的数字集成电路方案大有些是经过运用硬件描绘言语在eda软件的操控下主动的概括发生。
数字集成电路和仿照集成电路的差异在于数字集成电路首要是关于数字信号处理的模块。如核算机里的2进制、8进制、十进制、16进制的数据进行处理的集成模块。数字集成电路的作业以开关状况经行运算，它的精度高合适杂乱的核算。仿照集成电路首要是关于仿照信号处理的模块。如话筒里的动态信号，电视信号和vcd输出的图象信号、温度搜集的仿照信号和其它仿照量的信号处理的集成模块。
仿照集成电路首要是指由电容、电阻、晶体管等构成的仿照电路集成在一重用来处理仿照信号的集成电路。有很多的仿照集成电路，如运算拓宽器、仿照乘法器、锁相环、电源处理芯片等。仿照集成电路的首要构成电路有：拓宽器、滤波器、反响电路、基准源电路、开关电容电路等。仿照集成电路作业在晶体管的三角拓宽区。
　　集成电路方案的流程一般先要进行软硬件差异，将方案根柢分为两有些：芯片硬件方案和软件协同方案。芯片硬件方案包含：
　　1．功用方案时期。
　　方案人员商品的运用场合，设定一些比方功用、操作速度、接口规范、环境温度及耗费功率等规范，以做为将来电路方案时的依据。更可进一步方案软件模块及硬件模块该怎样差异，哪些功用该联络于SOC 内，哪些功用可以设
　　计在电路板上。
　　2．方案描绘和做法级验证
　　供能方案完毕后，可以依据功用将SOC 差异为若干功用模块，并挑选完毕这些功用行将运用的IP 核。此刻期将接影响了SOC 内部的架构及各模块间互动的信号，及将来商品的牢靠性。
　　挑选模块往后，可以用VHDL 或Verilog 等硬件描绘言语完毕各模块的方案。接着，运用VHDL 或Verilog 的电路仿真器，对方案进行功用验证（function simulation，或做法验证 behavioral simulation）。
　　留心，这种功用仿真没有思考电路实习的推延，但无法取得准确的效果。
　　3．逻辑概括
　　断定方案描绘准确后，可以运用逻辑概括东西（synthesizer）进行概括。
　　概括进程中，需求挑选恰当的逻辑器材库（logic cell library），作为构成逻辑电路时的参看依据。
　　硬件言语方案描绘文件的编写特性是挑选概括东西施行功率的一个首要要素。实习上，概括东西支撑的HDL 语法均是有限的，一些过于笼统的语法只适于作为体系评价时的仿真模型，而不能被概括东西承受。
　　逻辑概括得到门级网表。
　　4．门级验证（Gate-Level Netlist Verification）
　　门级功用验证是寄存器传输级验证。首要的作业是要供认经概括后的电路是不是契合功用需求，该作业一般运用门电路级验证东西完毕。
　　留心，此刻期仿真需求思考门电路的推延。
　　5．方案和布线
　　方案指将方案好的功用模块合理地安排在芯片上，方案好它们的方位。布线则指完毕各模块之间互连的连线。
　　留心，各模块之间的连线一般比照长，因而，发生的推延会严峻影响SOC的功用，分外在0.25 微米制程以上，这种景象更为显着。
　　如今，这一个作业仍然是我国的空缺，开设集成电路方案与集成体系专业的大学还比照少，其间师资较好的校园有 上海交通大学，哈尔滨工业大学，黑龙江大学、东南大学，西安电子科技大学，电子科技大学，哈尔滨理工大学,复旦大学，华东师范大学等。
　　这个范畴现已逐步丰满，越来越有趋势走受骗年软件作业的路程。
　　仿照集成电路方案的一般进程：
　　1.电路方案
　　依据电路功用完毕电路的方案。
　　2.前仿真
　　电路功用的仿真，包含功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真。
　　3.地图方案（Layout）
　　依据所方案的电路画地图。一般运用Cadence软件。
　　4.后仿真
　　对所画的地图进行仿真，并与前仿真比照，若达不到恳求需批改或从头方案地图。
　　5.后续处理
　　将地图文件生成GDSII文件交予Foundry流片。

上一篇：晶闸管的维护

下一篇：啥是三极管？