上拉电阻：
1、当TTL电路驱动COMS电路时，假定TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需求在TTL的输出端接上拉电阻，早年进输出高电平的值。
2、OC门电路有必要加上拉电阻，才调运用。
3、为加大输出引脚的驱动才调，有的单片机管脚上也常运用上拉电阻。
4、在COMS芯片上，为了避免静电构成损坏，不必的管脚不能悬空，一般接上拉电阻发作下降输入阻抗，供给泄荷通路。
5、芯片的管脚加上拉电阻来跋涉输出电平，然后跋涉芯片输入信号的噪声容限增强抗烦扰才调。
6、跋涉总线的抗电磁烦扰才调。管脚悬空就比照简略承受外界的电磁烦扰。
7、长线传输中电阻不匹配简略致使反射波烦扰，加上下拉电阻是电阻匹配，有用的按捺反射波烦扰。
上拉电阻阻值的挑选准则包含:
1、从节省功耗及芯片的灌电流才调思考应当满意大；电阻大，电流小。
2、从确保满意的驱动电流思考应当满意小；电阻小，电流大。
3、关于高速电路，过大的上拉电阻或许边际变峻峭。归纳思考
以上三点,一般在1k到十k之间挑选。对下拉电阻也有相似道理
对上拉电阻和下拉电阻的挑选应联络开关管特性和下级电路的输入特性进行设定，首要需求思考以下几个要素：
1．驱动才调与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动才调越强，但功耗越大，方案是应留神两者之间的均衡。
2．下级电路的驱动需求。相同以上拉电阻为例，当输出高电往常，开关管断开，上拉电阻应恰当挑选以能够向下级电路供给满意的电流。
3．凹凸电平的设定。纷歧样电路的凹凸电平的门槛电平会有纷歧样，电阻应恰当设定以确保能输出精确的电平。以上拉电阻为例，当输出低电往常，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会构成RC推延，电阻越大，推延越大。上拉电阻的设定应思考电路在这方面的需求。
下拉电阻的设定的准则和上拉电阻是相同的。
OC门输出高电往常是一个高阻态，其上拉电流要由上拉电阻来供给，设输入端每端口不大于十0uA,设输出口驱动电流约500uA，规范作业电压是5V，输进口的凹凸电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。
选上拉电阻时：
500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。假定输出口驱动电流较大，则阻值可减小，确保下拉时能低于0.8V即可。
当输出高电往常，疏忽管子的漏电流，两输进口需200uA
200uA x15K=3V即上拉电阻压降为3V，输出口可抵达2V，此阻值为最大阻值，再大就拉不到2V了。选十K可用。COMS门的可参看74HC系列
方案时管子的漏电流不行疏忽，IO口实习电流在纷歧样电平下也是纷歧样的，上述仅仅是原理，一句话归纳为：输出高电往常要喂饱后边的输进口，输出低电平不要把输出口喂撑了（不然剩余的电流喂给了级联的输进口，高于低电平门限值就不行靠了）

在数字电路中不必的输入脚都要接固定电平，经过1k电阻接高电平或接地。
1. 电阻效果：
l 接电组即是为了避免输入端悬空
l 削弱外部电流对芯片发作的烦扰
l 维护cmos内的维护二极管,一般电流不大于十mA
l 上拉和下拉、限流
l 1. 改动电平的电位，常用在TTL-CMOS匹配
2. 在引脚悬空时有断定的状况
3.添加高电平输出时的驱动才调。
4、为OC门供给电流
l 那要看输出口驱动的是啥器材，假定该器材需求高电压的话，而输出口的输出电压又不行，就需求加上拉电阻。
l 假定有上拉电阻那它的端口在默许值为高电平你要操控它有必要用低电平才调操控如三态门电路三极管的集电极，或二极管正极去操控把上拉电阻的电流拉下来变成低电平。反之，
l 分外用在接口电路中,为了得到断定的电平,一般选用这种办法,以确保精确的电路状况,避免发作意外,比方,在电机操控中,逆变桥上下桥臂不能直通,假定它们都用同一个单片机来驱动,有必要设置初始状况.避免直通!

2、界说：
l 上拉即是将不断定的信号经过一个电阻嵌位在高电平！电阻一同起限流效果！下拉同理！
l 上拉是对器材写入电流，下拉是输出电流
l 弱强仅仅上拉电阻的阻值纷歧样，没有啥严峻差异
l 关于非集电极（或漏极）开路输出型电路（如一般门电路）跋涉电流和电压的才调是有限的，上拉电阻的功用首要是为集电极开路输出型电路输出电流转道。

3、为啥要运用拉电阻：
l 一般作单键触发运用时，假定IC自身没有内接电阻，为了使单键坚持在不被触发的状况或是触发后回到原状况，有必要在IC外部另接一电阻。
l 数字电路有三种状况：高电平、低电平、和高阻状况，有些运用场合不期望呈现高阻状况，能够经过上拉电阻或下拉电阻的办法使处于安稳状况，详细视方案央求而定！
l 一般说的是I/O端口，有的能够设置，有的不行以设置，有的是内置，有的是需求外接，I/O端口的输出相似与一个三极管的C，当C接经过一个电阻和电源联接在一同的时分，该电阻变成上C拉电阻，也即是说，假定该端口正常时为高电平，C经过一个电阻和地联接在一同的时分，该电阻称为下拉电阻，使该端口往常为低电平，效果吗：
比方：当一个接有上拉电阻的端口设为输如状况时，他的常态就为高电平，用于检查低电平的输入。
l 上拉电阻是用来处理总线驱动才调短少时供给电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也即是你同学说的灌电流 关于I/O口上拉电阻阻值疑问的议论

假定是驱动led,那么用1K摆布的就行了。假守时望亮度大一些,电阻可减小,最小不要小于200欧姆,不然电流太大;假守时望亮度小一些,电阻可增大,添加到多少呢,首要看亮度状况,以亮度适合为准,一般来说跨过3K以上时,亮度就很弱了,可是关于超高亮度的LED,有时分电阻为十K时觉得亮度还能够用。我一般就用1k的。

关于驱动光耦合器,假定是高电位有用,即耦合器输入端接端口和地之间,那么和LED的状况是相同的;假定是低电位有用,即耦合器输入端接端口和VCC之间,那么除了要串接一个1——4.7k之间的电阻以外,一同上拉电阻的阻值就能够用的分外大,用十0k——500K之间的都行,当然用十K的也能够,可是思考到省电疑问,没有必要用那么小的。

上一篇：干式35kV电压互感器的作业原理及阐明

下一篇：电流互感器类型的意义