PLC入门基础 
电工基础知识 
电工技术基础 
电工维修知识 
电工安全知识 
电工考证知识
电工学习网
电工考证知识 二进制加法器
一、一位加法器 1. 半加器 仅由两数据相应位相加，不计进位的加法。若相应位为 真值表为： 输出函数式为： 2)全部“与非”门和全部“或非”门完毕，有必要把表达式改换成“与非－与非”式。 在二次联络时把 全部“或非”门完毕的逻辑电路： 半加器的电路符号： 2. 全加器 能完毕二个加数的对应位和相邻低位的进位一同相加的加法电路。令 1)电路用“与非”门完毕(略)。 2)用二个半加器完毕。 二个半加器和“或”门完毕： 3)“与或”非门完毕：将式子改换成“与—或—非”型式。办法：求 二、多位二进制加法器 多位二进制加法电路品种很多，如四位并行输入串跋涉位加法电路，如图所示： 三、中计划集成超跋涉位加法器 为跋涉运算速度，有必要设法减小或消除因为进位信号逐级传递所耗费的时间。那么高的进位输入信号能否在相加运算初步时就知道呢？因为第i位的进位输入信号 其进位信号为： 由此可得C-1,C0,C1,C2,C3 5个进位信号的逻辑函数。 四个全加和为： 74LS283芯片便是按此办法计划的一个四位超跋涉位加法器电路：
，相加后发生半加和和向高位进位
。
1)异或门、与门完毕
。
实习上Si中的
项是获取公共项得到的，这可用卡诺图来阐明：
格当作“1”了，但是总式中扣减该项即可。
3)全部用“或非”门完毕，有必要把表达式改换成“或非-或非”表达式。卡诺图中围住“0”格得“或与”表达式后，由二次求反得到：
，
，
为二数的相应位和低位进位，为全加后的和以及向高位的进位，则有真值表：
，
时，把
作为输入变量；求
时，把
作为输入变量得出表达式。
，
这种加法运算的速度是比照低的，在最倒霉的状况下，每做一次加法运算，需求通过4个全加器的传输推延时间，才调得到安稳牢靠的运算作用。是两个加数中第i-1位以下各位数据的函数，即有：
，因此，各超跋涉位输出信号的发生，可按图示计划完毕：由一位全加器可知：
，
。
，
，
最新更新
推荐阅读
猜你喜欢
电工推荐
