1.改换办法
直接改换ADC
2.电路构造
逐次迫临ADC包含n位逐次比照型A/D改换器如图1所示。它由操控逻辑电路、时序发作器、移位寄存器、D/A改换器及电压比照器构成。

图1逐次比照型A/D改换器框图
3.作业原理
逐次迫临改换进程和用天平称物重十分类似。天平称重物进程是，从最重的砝码开端试放，与被称物体进行比照，若物体重于砝码，则该砝码保留，不然移去。再加上第二个次重砝码，由物体的重量是不是大于砝码的重量挑选第二个砝码是留下仍是移去。照此一向加到最小一个砝码接连。将悉数留下的砝码重量相加，就得此物体的重量。仿照这一思路，逐次比照型A/D改换器，即是将输入仿照信号与纷歧样的参看电压作屡次比照，使改换所得的数字量在数值上逐次迫临输入仿照量对应值。
对1的电路，它由主张脉冲主张后，在榜首个时钟脉冲效果下，操控电路使时序发作器的最高方位1，别的方位0，其输出经数据寄存器将十00……0，送入D/A改换器。输入电压首要与D/A改换器输出电压（VREF/2）比照照，如v1≥VREF/2，比照器输出为1，若vI< VREF/2，则为0。比照效果存于数据寄存器的Dn-1位。然后在第二个CP效果下，移位寄存器的次高方位1，别的低方位0。如最高位已存1，则此刻 vO'=（3/4）VREF。所以v1再与（3/4）VREF比照照，如v1≥（3/4）VREF，则次高位Dn-2存1，不然Dn-2=0；如最高位为0，则vO'=VREF/4，与vO'比照，如v1≥VREF/4，则 Dn-2位存1，不然存0……。以此类比，逐次比照得到输出数字量。

4.特征
(1)改换速度：(n+1)Tcp.速度快。
(2)调整VREF，可改动其动态计划。

５.改换器电路举例
常用的集成逐次比照型A/D改换器有ADC0808/0809系列（8位）、AD575(十位)、AD574A(12位)等。
例14位逐次比照型A/D改换器的逻辑电路如图3所示。图中5移位寄存器可进行并入/并出或串入/串出操作，其F为并行置数端，高电平有用，S为高位串行输入。数据寄存器由D边际触发器构成，数字量从Q4～Q1输出，试剖析电路的作业原理。

图3 4位逐次比照型A/D改换器的逻辑电路
解:电路作业进程如下：
当主张脉冲上升沿到来后，FF0～FF4被清零，Q5置1，Q5的高电平翻开G2门，时钟CP脉冲进入移位寄存器。在榜首个CP脉冲效果下，由于移位寄存器的置数使能端F已有0变为1，并行输入数据ABCDE置入，QAQBQCQDQE=01111。QA的低电平是数据寄存器的最高方位1，即Q4Q3Q2Q1=十00。D/A改换将数字量十00改换为仿照电压vO'，送入比照器C与输入仿照电压v1比照，若输入电压vI> vO',则比照器C输出vC为1，不然为0。比照效果送D4～D1。
第二个CP脉冲到来后，移位寄存器的串行输入端S为高电平，QA由0变1，同是最高位QA的0移至次高位QB。所以数据寄存器的Q3由0变1，这个正跳变作为有用触发信号加到FF4的CP端使vC的电平得以在Q4保留下来。此刻，由于别的触发器无正跳变脉冲，vC的信号对它们不起效果。Q3变为1后树立了新的D/A改换器的数据，输入电压在与其输出电压vO'比照照，比照效果在第三个时钟脉冲效果下存于Q3……。如此进行，直到QE由1变0，使Q5由1变0后将G2关闭，改换结束。所以电路的输出端D3D2D1D0得到与输入电压v1成正比的数字量。由以上剖析可见，逐次比照型A/D改换器结束一次改换所需的时刻与其位数和时钟脉冲频率有关，位数愈少，时钟频率愈高，改换所需时刻越短。这种A/D改换用具有改换速度较快，精度高的特征。

上一篇：数字电路的分类

下一篇：负反响和正反响