在异步时序逻辑电路中，因为没有一同的时钟脉冲，剖析时有必要留神,触发器只需在加到其CP 端上的信号有用时，才有或许改动状况。不然，触发器将坚持原有状况不变。因而，在思考各触发器状况改换时,除思考驱动信号的状况外，还有必要思考其CP 端的状况，即依据各触发器的时钟信号CP 的逻辑表达式及触发办法，断定各CP 端是不是有触发信号效果（关于由上升沿触发的触发器而言，当其CP 端的信号由0变1时,则有触发信号效果；关于由降低沿触发的触发器而言,当其CP 端的信号由1变0时，则有触发信号效果）。有触发信号效果的触发器能改动状况；无触发信号效果的触发器则坚持原有的状况不变。
例1 剖析图1所示逻辑电路。

解：在此电路中，CP1未与时钟脉冲源CP 相连，属异步时序电路。 1.写出各逻辑方程式 (1)各触发器的时钟信号的逻辑方程 CP0=CP （时钟脉冲源），上升沿触发。 CP1=Q0 仅当Q0由0→1时，Q1才或许改动状况，不然Q1将坚持原有状况不变。 (2)输出方程 Z=Q1nQ0n (3)驱动方程 2.各触发器的次态方程 （CP由0→1时此式有用）

图1例1的逻辑电路图

（Q0由0→1时此式有用）
3.列状况表，画状况图和时序图
列状况表的办法与同步时序电路根柢类似，仅仅还应留神各触发器CP 端的状况（是不是有上升沿效果）,因而，可在状况表中添加各触发器CP 端的状况,无上升沿效果时的CP 用0标明。该例题的状况表如表81所示：

图2例1的状况图	图3例1的时序图

上一篇：频率照顾的通常概念

下一篇：OCL乙类互补拓宽电路