跟着集成电路技能的翻开和核算机运用的广泛，数字体系的完毕办法也阅历了由分立元件、小计划、中计划到大计划、超大计划、直到专用集成电路（ASIC）的翻开进程。如今的ASIC芯片计划现已抵达几百万个元件。FPGA或CPLD归于ASIC电路一类。一个凌乱 的数字体系只需一片或几片ASIC即可完毕。制作ASIC的办法大体可分为两种，一种是掩膜办法，即由半导体厂家制作；另一种是现场可编程办法，用户可将所计划的电路经过核算机和开发东西，生成对于阵列联接的信息文件，并将信息文件经过编程器"编程"到芯片上。假定选用在体系编程器材，不需求编程器，直接将芯片装在所计划的体系或电路板上，经过编程电缆直接对其编程或批改。
通常可编程逻辑器材集成软件开发体系，支撑两种计划输入办法或两种输入的混合办法：一种是图形计划输入；另一种是硬件描写言语输入，即核算机对输入文件进行编译、概括、优化、适配等操作，毕竟生成供编程用的JEDEC文件，就能够编程到芯片中。
所谓硬件描写言语，便是运用该言语描写电路的功用、信号联接联络及守时联络。它能比电路原理图更有用地标明硬件电路的特性。硬件描写言语在硬件计划范畴的效果与C或C++在软件计划范畴的效果相似。软件言语在某一时刻只需施行一条句子，而硬件描写言语或许一同要施行几条句子，由于实习体系中很多操作是并行的，这是它与软件言语的最大差异之一。
硬件描写言语有很多种，如今比照盛行的有ABEL和VHDL。比照而言，ABEL是来描写相对简略的数字体系，而VHDL则是来描写更凌乱的数字体系。

上一篇：滤波器的选频效果

下一篇：电路换路定理和初始值的核算