一、竞赛—冒险景象及其成因
前面剖析组合逻辑电路，没有思考门电路的推延时间对电路发作的影响，实习电路中，从信号输入到安稳输出需要必定的时间，从输入到输出的进程中，纷歧样通路上门个数纷歧样，或许门电路均匀推延时间有区别，都会使信号从输入经纷歧样通路传送到输出级的时间纷歧样，这么，或许会使逻辑电路发作过失输出，这种景象就叫竞赛—冒险景象。
竞赛：输出门的输入端信号抵达时间纷歧样的景象。
或门电路输入信号一同向相反的逻辑电平跳变的景象。
冒险：因为竞赛而发作输出搅扰脉冲的景象。

搅扰脉冲为窄脉冲（几十纳秒内），也称尖峰脉冲。

二、查看竞赛—冒险景象的办法
剖析信号改动时，是不是或许呈现 或 的办法，假定有，则电路或许呈现险象。

三、消除竞赛—冒险景象的办法
1、接入滤波电容：在输出端并接滤波电容Cf（几十到几百皮法）P176图3.4.5
缺陷：添加波形上升与降低时间
2、引中选通脉冲P176图3.4.5
3、批改逻辑方案

上一篇：串行接口的D/A变换器

下一篇：FPGA的电路构造