钟控双稳态触发器
具有时钟脉冲CP(Clock Pulse)输入端的双稳态触发器称为钟控双稳态触发器。钟控双稳态触发器输出状况的改动不只取决于输入端信号,还挑选于时钟脉冲信号。
按电路构造,钟控双稳态触发器可分为四门根柢型、主从型和坚持堵塞型等。
按逻辑功用,钟控双稳态触发器可分为RS触发器、T触发器、JK触发器和D触发器等。
按触发方法,钟控双稳态触发器可分为电平触发、主从触发和边际触发等。
1.JK触发器
JK触发器是一种功用完善的触发器,右图所示是主从型JK触发器的逻辑符号。图中C处有“○”且加“∧”,可知触发器的触发方法选用时钟脉冲降低沿触发。J和K为输入操控端。
JK触发器的特性方程为
2.D触发器
D触发器的逻辑符号如下图所示,其真值表见下表。D触发器的特性方程为
在触发方法上,D触发器选用的是边际触发。在逻辑符号中,C处没有“○”有“∧”,可知D触发器是在时钟脉冲的上升沿接纳输入信号并改动输出相应状况的。
下一篇:共射扩展电路的剖析
相关推荐
最新更新
推荐阅读
猜你喜欢
电工推荐
![电工技术基础_电工基础知识_电工之家-电工学习网](/skin/images/guanzhu.jpg)