彻底给定同步时序逻辑电路计划(BCD)
1.构成初始状况图和初始状况表
初始状况图和初始状况表是对计划恳求的开端始的笼统,是构造相应电路的依据。因而,树立精确的初始状况图和状况表是同步时序电路计划中最要害的一步。?
初始状况图的构成是树立在对计划恳求充沛了解的根底之上的,计划者有必要对给定的疑问进行细心、悉数地剖析,弄了解电路输出和输入的联络以及状况的改换联络。通常应思考如下3个疑问:
① 断定电路模型
将电路计划成Mealy型 仍是 Moore型?有的疑问已由计划恳求规矩,有的疑问可由计划者挑选。纷歧样的模型对应的电路构造纷歧样,计划者在挑选时,应依据疑问中的信号办法、电路所需器材的多少等概括思考。
② 树立初始状况
时序逻辑电路在输入信号开端效果之前的状况称为初始状况。在树立初始状况图时,应首要树立初始状况,然后从初始状况动身思考在各种输入效果下的状况搬运和输出呼应。
③ 依据需求回忆和差异的信息树立状况
在树立初始状况图时,应当依据疑问中恳求回忆和差异的信息去思考树立每一个状况。通常来说,若在某个状况下呈现的输入信号能用已有状况标明,则应转向已有状况。仅当某个状况下呈现的输入信号不能用已有状况标明时,才令其转向新的状况。这么,从初始状况动身,逐一添加和完善,直到每个状况下各种输入取值均已思考而没有新的状况呈现中止。
④ 断定各时间电路的输出
时序逻辑电路的功用是经过输出对输入的呼应来表现的。在树立初始状况图时,有必要断定各时间的输出值。在Moore型电路中,应指明每种状况下对应的输出;在Mealy型电路中应指明从每一个状况动身,在纷歧样输入效果下的输出值。
2.状况化简码
① 啥叫状况化简? 所谓状况化简,是指选用某种化简技能从初始状况表中消去剩下状况,得到一个既能精确地描写给定的逻辑功用,又能使所包括的状况数目到达起码的状况表,通常称这种状况表为最小化状况表。
② 意图:简化电路构造。状况数意图多少直接决议电路中所需触发器数意图多少。设状况数目为n,所需触发器数目为m,则应满意如下联络:
为了下降电路的凌乱性和电路本钱,应尽也许状况表中包括的状况数到达起码。
③ 办法:常用办法有观擦法、输出分类法、隐含表法等。最常用的一种办法----隐含表法。
④有关概念
彻底断定状况表的化简是树立在状况等效的概念根底之上的。有必要了解如下几个概念:
● 等效状况
界说:设状况Si和Sj是彻底断定状况表中的两个状况,若关于悉数也许的输入序列,别离从状况Si和状况Sj动身,所得到的输出呼应序列彻底一样,则状况Si和Sj是等效的,记作(Si,Sj),又称状况Si和Sj 为等效对。
差异:若状况Si和Sj 是彻底断定的初始状况表中的两个现态,则Si和Sj 等效的条件可概括为在一位输入的各种取值组合下满意两条: 榜首,输出一样;第二,次态一样、次态交织、次态为各自的现态、次态循环或为等效对。
性质:等效状况具有传递性。
● 等效类:由若干互持平效的状况构成的调集。在同一个等效类中的恣意两个状况都是等效的。
● 最大等效类:所谓最大等效类,是指不被任何别的等效类所包括的等效类。这儿所指的最大,并不是指包括的状况最多,而是指它的独立性,即便是一个状况,只需它不被包括在别的等效类中,也是最大等效类。换而言之,假如一个等效类不是任何别的等效类的子集, 则该等效类被称为最大等效类。
⑤化简进程
选用隐含表化简初始状况表的的通常进程如图1所示。
图1
3.状况编码
状况编码是指给最简状况表顶用字母或数字标明的状况,指定一个二进制代码,将其改换成二进制状况表,以便与电路中触发器的状况对应。状况编码也称状况分配,或许状况赋值。
状况编码的使命是:
① 断定二进制代码的位数(即所需触发器个数);
设最简状况表中的状况数为n,二进制代码的长度为m,则状况数n与二进制代码长度m的联络为
② 寻觅一种最好的或挨近最好的状况分配计划
在二进制代码的位数断定往后,详细状况与代码之间的对应联络能够有许多种计划。计划者应寻觅一种最好的或挨近最好的状况分配计划,以便使电路最简略。在实习作业中,工程技能人员通常依照必定的准则、凭仗计划阅历去寻觅相对最好的编码计划,一种常用的编码办法称为相邻编码法。
相邻编码法的状况编码准则如下:
★ 在一样输入条件下,具有一样次态的现态应尽也许分配相邻的二进制代码;
★ 在相邻输入条件下,同一现态的次态应尽也许分配相邻的二进制代码;
★ 输出彻底一样的现态应尽也许分配相邻的二进制代码。
此外,从电路实习作业状况思考,通常将初始状况分配为“0”状况。
4.断定触发器数目和类型
状况编码后,可依据二进制状况表中二进制代码的位数断定电路中所需触发器数目,所需触发器数目等于二进制代码的位数。触发器类型可依据疑问的恳求断定,当疑问中没有详细恳求时,可由计划者挑选。
5.断定鼓励函数和输出函数表达式
触发器类型断定后,应依据二进制状况表和所选触发器的鼓励表,求出触发器的鼓励函数表达式和电路的输出函数表达式,并予以化简。鼓励函数表达式和输出函数表达式的凌乱度决议了同步时序电路中组合逻辑有些的凌乱度。
6.画出逻辑电路图
终究,依据触发器数目和类型完毕存储电路有些,依据鼓励函数和输出函数的最简表达式挑选适宜的逻辑门完毕组合逻辑有些,画出无缺的逻辑电路图。
以上进程是就通常计划疑问而言的。实习中计划者能够依据详细疑问活络把握,在实习计划进程中不用拘泥于固定的进程。
上一篇:寄存器常用的时序逻辑电路
下一篇:中级电工操练仿照试题十二
最新更新
推荐阅读
猜你喜欢
电工推荐
![电工技术基础_电工基础知识_电工之家-电工学习网](/skin/images/guanzhu.jpg)