( a ) 逻辑电路图 ( b )输出波形图

图1 由三与非门构成的底子环形振动器

　　运用逻辑门电路的传输推延时间，将奇数个与非门首尾相接，就能够构成一个底子环形振动器。以三个“与非”门为例，如图1所示。设某一时间电路的输出端vO3为1，通过1个传推延时间tpd后 vO1为0，通过2个传推延时间tpd后 vO2为1，通过3个传推延时间tpd后 vO3为0。如此主动重复，所以在输出端得到接连的方波，且周期为6tpd。这种电路简略，但由于门电路的传输推延时间很短，因而这种振动器的振动频率极高且不行调，所以实习顶用途不大。

图2 RC环形振动器

　　RC环形多谐振动器是在图1电路中参与RC环路，如图2所示。它不光增大了环路推延时间，下降了振动频率，而且通过改动RC的数值能够调理振动频率。其间Rs是限流电阻，值不大，约十0 。由于参与RC环路电路的振动周期大大添加，逻辑门电路的传输推延时间同其比照可疏忽，所以各点波形如图3。

图3 RC多谐环形振动器 各点波形图

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　（1）榜首个暂稳状况（t1～t2）
　 　设在t1时 vI1（ vO）由0上跳到1，则 vO1（vI2）由1下跳到0、 vO2由0上跳到1。依据电容C的电压不能跃变的特征知一定致使一个RC电路的暂态进程。
　　首要，vI3一定跟从vI2下跳。这个负跳变（由于RS很小之故，可近似以为便是G3门的输入电压）坚持vO为1。
　　其次，由于vO2为高电平、vO1为低电平，故有电流通过电阻R对电容C进行充电，并使vI3逐步上升。在t2时vI3上升到门电路的阈值电压VT，使vO（vI1）由1下跳到0，则vO1（vI2）由0上跳到1，vO2由1下跳到0。 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　（2）第二个暂稳状况（t2～t3）
　　首要，和榜首个暂稳状况类似，各门电路的状况发作上述翻转后，由于电容电压不能跃变之故，vI3一定跟从vI2上跳。这个正跳变坚持vO为0。
　　其次，由于vO2为低电平、vO1为高电平，电容C经R及G2门开端放电，并使vI3逐步下降。在t3时vI3下降到VT，使vO（vI1）又由0上跳到1，开端重复榜首个暂稳状况。
　　由于电容C的充、放电在主动地进行，故在输出端vO得到接连的方波，其频率由电容的充放电的时间常数决议。由于电容充放电回路不彻底一样，故充电时间常数与放电时间常数有所区别。如选用的是TTL门电路，通过预算，颤动周期约为

　　　　　　　　　　　　　　　　

上一篇：RC桥式正弦波振动电路

下一篇：正弦稳态电路和正弦量