时钟操控D触发器只需一个输入端，逻辑电路和逻辑符号如图1（a）、（b）所示。该触发器是对钟控R-S触发器的操控电路稍加批改后构成的。批改后的操控电路除了完毕对触发器作业的守时操控外，另一个效果是在时钟脉冲效果时期（CP=1时），将输入信号D改换成一对互补信号送至底子R-S触发器的两个输入端，使底子R-S触发器的两个输入信号只或许为01或许十两种取值，然后消除了触发器状况不断定的景象。

图1

　　（1）作业原理

　　①当无时钟脉冲效果（CP=0）时：门G3、G4被关闭。不论D端的输入为何值，两个操控门的输出均为1，触发器状况坚持不变。

　　②当有时钟脉冲效果（CP=1）时：

　　●若D=0，则门G4输出为1，门G3输出为0，触发器状况被置0；

　　●若D=1，则门G4输出为0，门G3输出为1，触发器状况被置1。

　　（2）逻辑功用描写

　　由作业原理可可概括出钟控D触发器在时钟脉冲效果下的功用表、鼓舞表和次态方程。

　　①功用表

表1 功用表

　　②鼓舞表

表2 鼓舞表

　　③次态方程

　　触发器的次态方程为：Qn+1=D

上一篇：夏日用电绷紧安全弦

下一篇：分立元件底子逻辑门电路