组合逻辑电路剖析办法
一、剖析的通常进程
所谓逻辑电路剖析,是指对一个给定的逻辑电路,找出其输出与输入之间的逻辑联络。经过火析,不只能够了解给定逻辑电路的功用,一同还能评估其计划计划的好坏,以便汲取优异的计划思维、改善和完善不合理计划以及替换逻辑电路的某些组件等。
组合逻辑电路剖析的通常进程如图1所示。
二、剖析举例
例如,剖析图2所示组合逻辑电路。
图2
1.依据逻辑电路图写出输出函数表达式
依据图2中的逻辑符号及彼此连线,可写出电路各级的逻辑函数表达式如下:
;
;
;
;
。
2.化简输出函数表达式
用代数法对输出函数表达式F化简如下:
3.列出真值表
依据化简后的逻辑函数表达式,可作出真值表如表1所示。
表1
A B C | F |
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 | 1 0 0 0 0 0 0 1 |
4. 功用评述
由真值表可知,该电路具有查看输入信号是不是一同的逻辑功用,一旦输出为1,则标明输入一同。通常称该电路为“一同性电路”。?
由剖析可知,该电路的计划计划并不是最简的。依据化简后的输出函数表达式,可画出完毕给定功用的逻辑电路图如图3所示。
图3
上一篇:变压器的志向化条件
下一篇:差分拓展器的构造
相关推荐