1．剖析进程

　　脉冲异步时序逻辑电路的剖析进程如图1所示。

　　显着，脉冲异步时序逻辑电路剖析进程与同步时序逻辑电路的彻底一样。但由于脉冲异步时序逻辑电路没有一同的时钟脉冲以及对输入信号的捆绑，因而，存在两点纷歧样。

　　① 当存储元件选用时钟操控触发器时，应将触发器的时钟操控信号作为鼓舞函数处理。其时钟端有脉冲效果时，才依据触发器的输入断定状况搬运方向，不然，触发器状况不变。

　　 ②由于不答应两个或两个以上输入端一同呈现脉冲，加之输入端无脉冲呈现时，电路状况不会发作改动，因而，剖析进程中能够使图、表简化。

　2．剖析举例

　　例如 剖析图2所示脉冲异步时序逻辑电路，画出状况图和时刻图，阐明电路功用。

图2

　　解 图6.3所示逻辑电路由3个J-K触发器和1个与门构成，电路的输出即为触发器状况，归于Moore型脉冲异步时序逻辑电路。

　　① 写出鼓舞函数表达式

　　② 列出电路次态真值表

　　依据鼓舞函数表达式，可作出电路的次态真值表如表1所示。

表1

输 入 CP	现 态 y3　 y2　 y1	激 励 函 数 J3　 K3　 C3　 J2　 K2　 C2　 J1　 K1　 C1	次态
1 1 1 1 1 1 1 1	0　 0　 0 0　 0　 1 0　 1　 0 0　 1　 1 1　 0　 0 1　 0　 1 1　 1　 0 1　 1　 1	0　　1　 ↓　 1　 1　 　　　1　 1　　↓ 　0　　1　 ↓　 1　 1 　　↓　1 　1　↓ 　0　　1　 ↓　 1　 1　 　　　1　 1　　↓ 　1　　1　 ↓　 1　 1 　　↓　1 　1 　↓ 　0　　1　 ↓　 1　 1　 　　　0　 1　　↓ 　0　　1　 ↓　 1　 1 　　↓　0 　1 　↓ 　0　　1　 ↓　 1　 1　 　　　0　 1　　↓ 　1　　1　 ↓　 1　 1 　　↓　0 　1 　↓	0 　 0 　 1 0 　 1 　 0 0 　 1 　 0 0 　 1 　 1 1 　 0 　 0 0 　 0 　 0 0 　 1 　 0 0 　 1 　 0 0 　 0 　 0

　　次态真值表中，由于状况y2对应的触发器时钟端与y1相连，且图中所示J-K触发仅其时钟端信号发作负跳变时才调发作翻转，因而，仅当y1从1变为0时，y2才调发作状况搬运。

　　③ 画出状况图和时刻图

　　依据次态真值表，可画出状况图和时刻图别离如图3（a）、（b）所示。?

图3

　　④ 功用阐明

　　由状况图和时刻图可知，该电路是一个脉冲异步模5加1计数器，且具有自觉起功用。

上一篇：调频电路：变容二极管调频电路

下一篇：共发射极底子拓展电路构成和各元件效果