从以下几个方面进行挑选 :
1．逻辑单元
CPLD中的逻辑单元是大单元，一般其变量数约20～28个。因为这么的单元功用强壮，一般的逻辑在单元内均可结束，因此其互连联络简略，一般经过集总总线即可结束。电路的延时一般在数纳秒至十数纳秒。与一样集成计划的FPGA芯片比照内部触发器的数量较少。大单元的CPLD较适宜逻辑型体系，如操控器等，这种体系逻辑凌乱，输入变量多，但对触发器的需求量相对较少。
FPGA逻辑单元是小单元，其输入变量数一般只需几个，因此选用查表构造（即PROM办法），每单元只需1～2个触发器。这么的技能构造占用芯片面积小，速度高，每块芯片上能集成的单元数多，但逻辑单元的功用较弱。如欲结束一个较凌乱的逻辑功用，需求几个这么的单元组合才调结束。电路的延不时刻不定，互连联络也较凌乱。小单元的FPGA较适宜数据型体系，这种体系所需的触发器数多，但逻辑相对简略。
2．内部互连本钱与连线构造
FPGA单元小、互连联络凌乱，所以运用的互连办法较多， FPGA的分段式互连构造是运用纷歧样长度的几种金属线经过旁路晶体管或反熔丝的联接，把各个功用单元联接起来；有单长线、双长线、长线等办法。所以FPGA在运用时，除了逻辑计划外，还要进行延时计划。一般需经数次计划，方可找出最好计划。 CPLD单元大。CPLD不选用分段互连办法，它的接连式互连构造是运用具有一样长度的一些金属线结束功用单元之间的互连，即运用的是集总总线，所以其总线上恣意一对输入端与输出端之间的延时持平，且是可猜测的，商品能够给出引脚到引脚的最大推延时刻。此外，CPLD还具有很宽的输入构造，适宜于结束高档的有限情况机。CPLD的首要缺陷是功耗大，15000门以上的CPLD的功耗要高于FPGA、门阵列和分立器材。

3．编程技能
CPLD归于只读（ROM）型编程，能够重复编程，但它们一经编程，片内逻辑就被固定，假定数据改动就要进行从头擦写。这类编程技能不只牢靠性较高，并且都能够加密。但占用面积较大，功耗较大（反熔丝技能在外）。
FPGA芯片选用RAM型编程，一样集成计划的芯片中的触发器数目多，功耗低，但掉电后信息不能保留，有必要与存储器联用。每次上电时须先对芯片装备，然后方可运用。但RAM型FPGA却能够在作业时替换其内容，结束纷歧样的逻辑，则也是可取的。
4．计划
逻辑电路在中小计划计划内，选用CPLD报价较廉价，能直接用于体系。各系列的CPLD器材的逻辑计划掩盖面属中小计划，器材有很宽的可选计划，上市速度快，商场危险小。关于大计划的逻辑计划,则多选用FPGA.
5．FPGA和CPLD封装办法的挑选
FPGA和CPLD器材的封装办法许多。同一类型的器材能够多种纷歧样的封装。

上一篇：74LS138译码器电路图和逻辑功用表

下一篇：电费没交家里停电了如何办