脉冲异步时序逻辑电路的计划办法与同步时序逻辑电路底子一样，计划进程中首要留心如下几点：
　　① 中选用时钟操控触发器作为存储元件时，因为触发器的时钟端被作为鼓舞函数处理，然后使鼓舞函数的断定变得愈加活络。一般依据状况搬运恳求，恰本地对触发器时钟端和输入端进行处理，有利于鼓舞函数的化简。
　　② 因为电路不容许两个或两个以上输入一同为1（用1标明有脉冲呈现），所以，在构成初始状况图和初始状况表时，关于n个输入，只需思考n种输入取值下的状况搬运联络；在断定鼓舞函数时，对两个或两个以上输入为1的状况，可作为无关条件处理。
　　③ 当输入端无脉冲呈现时，应确保电路状况不变。

上一篇：总线收发器的作业原理

下一篇：闭环负反响拓宽器增益和带宽联络