特性

供应门数

逻辑单元 (LE)

逻辑阵列块(LAB)

嵌入式阵列块（EAB)

总RAM/bit

最大用户I/O数

图2 FLEX 十K器材的构造图
2.1　嵌入式阵列块(EAB)
FLEX 十K中的嵌入式阵列是由一系列用于结束逻辑功用和具有存贮功用嵌入式阵列块EAB的构成。EAB是在输入、输出口带有寄存器的RAM块，它能够十分便本地结束－些计划不太大的FIFO、ROM、RAM和双端口RAM等功用；这些随机存储单元块能够依据计划者的恳求, 比照活络的改动电路构造,以结束乘法器，过错纠正电路和数字滤波器等电路的功用。EAB具有活络可猜测的功用，并且是大局可编程的和动态重装备的功用，这为－计划者供应了嵌入式阵列中彻底可操控的编程功用。

图3 EAB的原理电路图
EAB的原理电路如图3所示， FLEX 十K在每行嵌入一个EAB。每个EAB供应一个2048位的RAM/ROM，RAM/ROM的巨细是很活络的,可装备为256×8位、512×4位、十24×2位和2048×1位，数据总线和地址总线的宽度随ＲＡＭ巨细而改动。计划人员可用开发体系如MAX+PLUS将EAB装备成恣意规范。EAB的输出也可所以组合输出，当计划所需RAM模块比－个EAB的装备更宽或深度更深时，开发体系如MAX+PLUS软件可主动级联EAB能够结束更大的RAM块。
EAB包含用于同步性计划的输入寄存器、输出寄存器和地址寄存器，EAB可用于寄存器输出和组合逻辑输出并易于结束同步RAM。EAB写使能信号ＷＥ能够与输入时钟同步，也能够异步作业。（版权悉数）当EAB用于结束同步RAM时，数据和地址信号应在EAB中进行锁存。悉数的操控信号，包含ＷＥ信号都应在EAB中结束。当－个高的WE信号被锁存至EAB中时，EAB中的电路发作－个能够满意输入数据、地址树立和坚持时间恳求的写脉冲，可消除致使数据损害的潜在毛刺。当WE为高电往常，容许输入地址改动，在每个时钟同期里WE信号都会主动跳到高电平。因而在相继的时钟周期中写入时，用户不必吊销WE信号。
2.2　逻辑单元(LE)
LE是构成FLEX十K器材的最小单元, 能有用地结束各种逻辑功用。LE的原理电路如图3.4所示。每个LE富含4输入查找表、一个可编程触发器、一个进位链路和一个级连链路。
4输入查找表是4输入静态存储器SRAM构成一个函数发作器, 逻辑函数真值表存储在SRAM中, 它能结束4变量的恣意组合逻辑函数，并且结束组合逻辑的速度要比通常算法快。LE中的可编程触发器可编程为D、T、JK或RS触发器。触发器的时钟、清零和置位操控信号可由专用的输入引脚，通用I/O引脚或任何内部逻辑驱动。关于纯组合逻辑, 可将该触发器设置为旁路, 查找表的输出可直接作为LE的输出。
LE还供应了两条专用的高速数据通道，即进位链和级联链。进位链供应LE活络向前进位的功用, 级联链用于把相邻的LE联接起来构成多输入函数。
每个LE能驱动活络通道互连和LAB内的局域互连，其输出可独自操控，如查找表驱动一个输出，寄存器驱动另一个输出，它能前进LE的运用率。

图4 LE的原理电路图
2.3　逻辑阵列块（LAB）
每个逻辑阵列块富含８个LE及相应的进位链路和级联链路、以及LAB有些互连线和LAB操控信号构成。LAB构成了FLEX十K的“粗粒度”构造，能够有用地布线，并使器材有高的运用率．又能抵达高功用。逻辑阵列块LAB的原理电路如图5所示。
LAB供应４个供8个LE运用的可编程反向的操控信号。其间两个用作时钟，另两个用作根除或置位功用。这些信号可由专用时钟信号、大局信号、I/O信号或许LAB有些互连的内部信号直接驱动。

图5 FLEX十K LAB的原理电路图
LAB中进位链路和级联链路联接同一LAB中悉数的LE和同一行中悉数的LAB，能够供应在一个逻辑阵列块内各逻辑单元之间的活络进位，使芯片能够结束高速的加法器和记数器；级连链能够以很小的延时将多个逻辑单元并联起来，有利于结束多输入的逻辑函数。
2.4　活络通道联接
活络通道是贯穿FLEX十K器材长宽的系列水平及笔直的接连式布线通道。在FLEX十K中，LE和器材I/O引脚是经过活络通道结束联接的。这种布线组织即使关于凌乱的计划也可猜测其功用。

图6 FLEX 十K器材的互连本钱
活络通道联接是由遍及于悉数器材的“行连线带”和“列连线带”构成，如图6所示。每行的LAB有一个专用的“行连线带”，“行连线带”能由该行LE驱动，也可由“列连线带”驱动。“行连线带”能够驱动I/O引脚或馈送到其它LAB。“列连线带”散布于两行之间，每个LAB列有一个专用的“列连线带”承载着一列的输出，这个“列连线带”把LE的输出或I/O引脚的输入信号馈送到“行连线带”并把信号送到其它LAB或许直接驱动I/O引脚。
在相邻的LAB中有两个LE经过开关结束部队通道的跨接。如一个LAB中LE通常能够由同一行的相邻的LAB中特定的LE来驱动行和列通道，反之亦然。这种布线的活络性使布线资天性得到更有用的运用。
2.5　I/O单元（IOE）
FLEX 十K器材的I/O引脚由I/O单元IOE来驱动。IOE坐落部队的结尾，IOE引脚能够设置为输入输出或双向引脚，其构造如图7所示。

图7 I/O单元的构造图
每个I/O单元包含一个双向I/O缓冲器和一个可作为输入/输出的寄存器。开发软件可运用可编程的反相挑选，可主动地将来自部队连线带的信号反相。
每个IOE的时钟、时钟使能、根除和输出使能操控均由被称为周边操控总线的I/O操控信号网络供应。周边操控总线运用的高速驱动能使经过器材的偏移最小，它供应多达12个周边操控信号，其分配如下：8个输出使能信号(OE)，6个时钟使能信号(ENA)，2个时钟信号(CLK)和2个根除信号(CLRn)。此外，周边操控总线还有两个专用时钟信号，每个IOE能够运用这两个专用时钟信号中的恣意一个用于时钟以及时钟使能的操控。
每个IOE中输出缓冲器都有一个可调理的输出摆率（电平跳变的速率）操控，可控输出摆率可经过编程挑选为慢速和活络，挑选活络办法适用于频率较高的信号输出；挑选慢速办规矩能够减小功耗和下降噪声。每个I/O引脚供应了可供挑选的漏极开路，使器材能够供应体系极的操控信号，如中止和写使能操控信号，也可结束“线或”功用。
FLEX十K支撑多电压I/O接口，可接到纷歧样的电源电压作业体系中，这些器材有－组供内部作业电源（ＶCC）和供输入缓冲器作业的电源引脚ＶCCINT，以及－组I/O输出驱动器的电源引脚ＶCCIO。
2.6　专用输入
FLEX 十K器材供应六个专用输入引脚，这些专用输入信号运用了专用的布线通道，供应比活络通道互连更短的延时和更小的失真，可用于大局时钟，根除、置位和外部输出使能以及时钟使能的操控。它们能够馈送到器材中每个LAB的有些互连，可作为器材悉数的LAB操控信号。也能够作为通用数据输入，能够减小附加到操控信号网络的推延。
2.7　时钟断定和时钟自举
时钟断定和时钟自举电路用于高速电路计划。这两种电路中均富含锁相环PLL。时钟断定电路是一个同步PLL，它减小了器材内的时钟推延和偏移，使具树立的时间到输出的时钟减小到最小。时钟自举电路供应了一个时钟乘法器，使计划人员简略地结束时域逻辑乘法，并能减小本钱的运用。

上一篇：单管沟通拓宽器

下一篇：电压与电位的联络和差异