同步时序逻辑电路剖析的通常进程
同步时序逻辑电路的首要作业特征是,跟着时刻的推移和外部输入的不断改动,在时钟脉冲作用下电路的状况和输出将发作相应改动。因而,剖析的要害是找出电路状况和输出随输入改动而改动的规矩,以便断定其逻辑功用。
剖析同步时序电路有两种常用的办法,一种是表格法,另一种是代数法。
例如 选用表格法剖析图1所示同步时序逻辑电路。
图1
解 由图1可知,该电路的存储电路是两个J-K触发器,组合电路是一个异或门,电路的输入为x,电路的状况y2、y1即电路的输出,因而,它归于Moore型电路的特例。
① 写出输出函数表达式和鼓舞函数表达式
该电路的输出即为状况,故只需写出鼓舞函数表达式。由逻辑电路图可知,各触发器的鼓舞函数表达式为
② 列出电路的次态真值表
填写次态真值表时,应首要顺次列出电路输入和现态的悉数取值组合;然后依据鼓舞函数表达式,填写出每一组输入和现态取值下各鼓舞函数的相应函数值;终究,依据表中的现态和鼓舞函数值以及相应触发器的功用表填出每一种输入和现态下的次态。该电路的次态真值表如表1所示。
表1
输入 x | 现态 y2 y1 | 鼓舞函数 J2 K2 JI K1 | 次态 |
0 0 0 0 1 1 1 1 | 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 | 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 | 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 |
③ 作出状况表和状况图
依据表5.1所示的次态真值表,可作出该电路的状况表如表2所示,状况图如图2所示。
表2
现态 y2 y1 | 次态 | |
x=0 | x=1 | |
0 0 0 1 1 0 1 1 | 0 1 1 0 1 1 0 0 | 1 1 0 0 0 1 1 0 |
图2
④ 用时刻图和文字描写电路的逻辑功用
时刻图反映了时序电路在某一给定初始状况下,对典型输入序列的呼应。作时刻图时,通常先假定电路初始状况并拟定一典型输入序列,然后画出在输入序列作用下状况和输出呼应序列的波形图。
设给定电路的初始状况为y2y1=00,输入x为电平信号,典型输入序列为111十0000,则依据状况表或状况图可作出电路的时刻图如图3所示。
图3
功用:由状况图和时刻图能够看出,该电路是一个2位二进制数可逆计数器。当电路输入x=0时,可逆计数器进行加1计数;当输入x=1时,可逆计数器进行减1计数。
下一篇:电气配电箱(柜)体的资料恳求