1．构造模型

　　电平异步时序逻辑电路的构造框图如图1所示。它由逻辑门电路加反响回路构成，运用反响回路中的时延完毕回忆功用。

图1

　　图中，x1，x2，…，xn为外部输入信号；Z1，Z2，…，Zm为外部输出信号；Y1，Y2，…，Yr为鼓舞情况；y1，y2，…，yr为二次情况；Δt1，Δt2，…，Δtr为反响回路中的时间推延。

　　电路具有如下特征：

　　① 电路情况的改动是由输入信号电位的改动直接致使的。

　　② 电路的二次情况和鼓舞情况只是相差一个时间推延，即二次情况是鼓舞情况延时后的再现。

　　③ 输入信号的一次改动或许致使二次情况屡次改动。

　　④ 电路作业进程中存在稳态和非稳态。若鼓舞情况Y与二次情况y一样，则电路处于安稳情况；若鼓舞情况Y与二次情况y纷歧样，则电路处于非安稳情况。非安稳情况呈如今从一个安稳情况搬运到另一个安稳情况的过渡进程中，归于暂态景象。

　2．输入信号捆绑

　　① 电平异步时序逻辑电路的输入信号为电平信号。值得指出的是，它并不架空输入为脉冲信号。广义地说，可以把脉冲信号当作是电平信号的一种分外办法。

　　② 当电路有多个输入端时，不容许两个或两个以上输入信号一同发作改动。

　　③ 仅当电路处于安稳情况时，才容许输入信号发作改动。

　3．描写办法

　　① 流程表

　　流程表是一种依照卡诺图的摆放格局，反映电路输出信号、鼓舞情况与电路输入信号、二次情况之间联络的一种表格。在流程表的上方，依照代码相邻联络顺次标出一位输入的悉数取值组合，用以标明输入信号的改动只能在水平方向作相邻块之间的移动；在表格的左面顺次列出悉数二次情况。为了明晰地反映电路的稳态和非稳态，当表中鼓舞情况与对应的二次情况相一同，将鼓舞情况加圈标明是稳态，不然为非稳态。

　　② 总态图?

　　总态是指电路输入和二次情况的组合，记作（x，y）。流程表中每一行和每一列的穿插点代表一个总态。总态图是反映电路安稳总态之间搬运联络及相应输出的一种有向图。一个电平异步时序逻辑电路的功用是由该电路在输入信号效果下，安稳情况之间的搬运联络及各时间的输出来表现的。总态图可以明晰地描写一个电路的逻辑功用。

上一篇：发作正弦波振动的条件

下一篇：调速电路的挑选