二进制并行加法器是一种能并行发作两个n位二进制数"算术和"的逻辑部件。常用中计划器材有4位二进制并行加法器，其底子功用是完毕4位二进制加法运算，并能作为底子模块构成4n位加法器，完毕4n位二进制数相加。

　　1．构造

　　按其进位办法的纷歧样，可分为串跋涉位二进制并行加法器和超跋涉位二进制并行加法器两种构造类型。

　　(1) 串跋涉位二进制并行加法器

　　串跋涉位二进制并行加法器是由全加器级联构成的，高位的"和"依托于来自低位的进位输入。4位串跋涉位二进制并行加法器的构造框图如图1所示。

图1

　　串跋涉位二进制并行加法器的特征：各位全加器的进位输入是从低位向高位逐级串行传递的，各进位构成一条进位链。最高位有必要比及各低位悉数相加完毕并送来进位信号往后才调发作精确运算效果。显着，这种加法器运算速度较慢，并且位数越多，速度就越低。

　　(2) 超跋涉位二进制并行加法器

　　超跋涉位二进制并行加法器各位的进位直接由加数和被加数来抉择，而无须依托低位进位。超跋涉位二进制并行加法器又称为先跋涉位二进制并行加法器或许并跋涉位二进制并行加法器。

　　2．典型芯片

　　并行加法器典型芯片有4位超跋涉位二进制并行加法器74283，该器材为16条引线的芯片，其引脚摆放图和逻辑符号别离如图2(a)、（b）所示。

图2

　　图中，A4、A3、A2、A1和B4、B3、B2、B1为两组4位二进制加数；F4、F3、F2、F1为相加发作的4位"和"；C0为最低位的进位输入；FC4为最高位的进位输出。

　3．运用举例

　　例如 用两个4位并行加法器和恰当的逻辑门完毕（X+Y）×Z，其间，X＝x2x1x0、Y=y2y1y0、Z=z1z0均为二进制数。

　　解 因为两个3位二进制数相加的"和"最大为（14）十，可用4位二进制数标明，假定用s3s2s1s0标明；又因为4位二进制数与2位二进制数相乘的效果可用6位二进制数标明，所以该运算电路共有8个输入、6个输出。设运算效果W=w5w4w3w2w1w0，其运算进程如下：

　　依据以上剖析可知，该电路可由两个4位并行加法器和8个两输入与门构成。用一个4位并行加法器完毕X+Y，8个两输入与门发作sizj（i=0～3，j=0，1），另一个4位并行加法器完毕有些积相加。其逻辑电路如图3所示。

图3

上一篇：线性时不变电路在周期性非正弦电源效果下的稳态呼应

下一篇：正弦量的有用值、均匀值