电平异步时序逻辑电路的剖析
1.剖析的通常进程
电平异步时序逻辑电路剖析的通常进程如图1所示。
图1
2.剖析举例
例如 剖析图2所示电平异步时序逻辑电路。假定输入序列x2x1为十→11→01→11→十→00→十,画出电路作业的时刻图,并阐明该电路功用。
图2
解 图2所示电路是由一个与或非门和两个反相器构成的。依照电平异步时序逻辑电路剖析的办法和进程作如下剖析。?
① 写出输出函数和鼓舞函数表达式
该电路中,输出函数与鼓舞函数一样,即
② 作出流程表
依据鼓舞函数表达式,可列出该电路的流程表如表1所示。?
表1
③ 作出时刻图
假定电路初始总态为(十,0),依据流程表可列出电路对应于给定输入序列的总态和输出呼应序列为
时刻t: | t0 | t1 | t2 | t3 | t4 | t5 | t6 |
输入x2x1: | 十 | 11 | 01 | 11 | 十 | 00 | 十 |
总态: (x2x1,y) | (十,0) | (11,0) | (01,0) | (11,1) | (十,1) | (00,1) | (十,0) |
(01,1) | (00,0) | ||||||
输出Z: | 0 | 0 | 1 | 1 | 1 | 0 | 0 |
依据总态和输出呼应序列可作出时刻图如图3所示。
图3
④ 功用阐明?
由时刻图可知,该电路是一个数据暂存器,x2为时钟端,x1为数据输入端,Z为数据输出端。当x2为1时,暂存器处于坚持状况;当x2由1跳变为0时,暂存器处于接纳状况。在接纳状况下,若x1为1,则暂存器状况为1,输出1;若x1为0,则暂存器状况为0,输出0。
上一篇:二阶电路的方波呼应试验原理
下一篇:可编程通用逻辑器材(GAL)
相关推荐