脉冲异步时序逻辑电路的构造模型如图1所示。

图1

　　图中X1，…，Xn为输入信号，Z1，…，Zm为输出信号， y1，…，ys为电路的“状况”，Y1，…，Yr为鼓动信号。存储电路可所以时钟操控触发器或许非时钟操控触发器。

　　在脉冲异步时序电路中，致使触发器状况改动的脉冲信号是由输入端直接供应的。为了确保电路牢靠地作业，输入脉冲信号有必要满意如下捆绑条件：

　　1．输入脉冲的宽度，有必要确保触发器牢靠翻转；

　　2．输入脉冲的距离，有必要确保前一个脉冲致使的电路照应彻底完毕后，后一个脉冲才调到来；

　　3．不容许在两个或两个以上输入端一同呈现脉冲。

　　留心：由于不容许两个或两个以上输入端一同呈现脉冲,而且输入端无脉冲呈现时，电路状况不会发作改动。因而，对n个输入端的电路，其一位输入只容许呈现n+1种取值组合，其间有用输入种取值组合为n种。

上一篇：四位二进制数码存放器

下一篇：电源开路与电源短路