FPGA呈如今20世纪80年代中期，与阵列型PLD有所不相同，FPGA由很多独立的可编程逻辑模块构成，用户能够经过编程将这些模块联接起来结束不相同的方案。FPGA具有更高的集成度、更强的逻辑结束才谐和非常好的方案活络性。
FPGA器材具有高密度、高速率、系列化、规范化、小型化、多功用、低功耗、低本钱，方案活络便当，可无限次重复编程，并可现场仿照调实验证等特征。

FPGA由可编程逻辑块（CLB）、输入/输出模块（IOB）及可编程互连本钱（PIR）等三种可编程电路和一个SRAM构造的装备存储单元构成。CLB是结束逻辑功用的底子单元，它们一般规矩地摆放成一个阵列，分布于悉数芯片中；可编程输入/输出模块（IOB）首要结束芯片上的逻辑与外部引脚的接口，它一般摆放在芯片的邻近；可编程互连本钱（IR）包含各种长度的连线线段和一些可编程联接开关，它们将各个CLB之间或CLB与IOB之间以及IOB之间联接起来，构成特定功用的电路。

FPGA的底子构造图

1．可编程逻辑块（CLB）
CLB首要由逻辑函数发作器、触发器、数据挑选器等电路构成
2．输入/输出模块（IOB）
IOB首要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器构成，每个IOB操控一个引脚，它们可被装备为输入、输出或双向I/O功用。
3．可编程互连本钱（PIR）
PIR由很多金属线段构成，这些金属线段带有可编程开关，经过主动布线结束各种电路的联接。结束FPGA内部的CLB和CLB之间、CLB和IOB之间的联接。
XC4000系列选用分段互连本钱构造，按相对长度可分为单长线、双长线和长线等三种。

上一篇：分压式偏置拓宽电路

下一篇：运算拓宽器的构造