咱们常常会发现，自个想当然的一些规矩或道理通常会存在一些过错。电子工程师在电路方案中也会有这么的比方。下面是一位工程师总结的八大误区点。

　　景象一：这板子的PCB方案恳求不高，就用细一点的线，主动布吧。

　　点评：主动布线必定要占用更大的PCB面积，一同发作比手动布线多许多倍的过孔，在批量很大的商品中，PCB厂家降价所思考的要素除了商务要素外，便是线宽和过孔数量，它们别离影响到PCB的制品率和钻头的耗费数量，节省了供货商的本钱，也就给降价找到了理由。

　　景象二：这些总线信号都用电阻拉一下，感触定心些。

　　点评：信号需求上下拉的要素许多，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安级，如今的体系常常是地址数据各32位，或许还有244/245阻隔后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了。

　　景象三：CPU和FPGA的这些不必的I/O口怎样处理呢先让它空着吧，往后再说。

　　点评：不必的I/O口假定悬空的话，受外界的一点点烦扰就或许成为重复振动的输入信号了，而MOS器材的功耗底子取决于门电路的翻转次数。假定把它上拉的话，每个引脚也会有微安级的电流，所以最佳的办法是设成输出(当然外面不能接其它有驱动的信号)

　　景象四：这款FPGA还剩这么多门用不完，可纵情表现吧。

　　点评：FGPA的功耗与被运用的触发器数量及其翻转次数成正比，所以同一类型的FPGA在不相同电路不相一同刻的功耗或许相差十0倍。尽量削减高速翻转的触发器数量是下降FPGA功耗的底子办法。

　　景象五：这些小芯片的功耗都很低，不必思考。

　　点评：关于内部不太凌乱的芯片功耗是很难断定的，它首要由引脚上的电流断定，一个ABT16244，没有负载的话耗电大约不到1毫安，但它的方针是每个脚可驱动60毫安的负载(如匹配几十欧姆的电阻)，即满负荷的功耗最大可达60*16=960mA，当然仅仅电源电流这么大，热量都落到负载身上了。

　　景象六：存储器有这么多操控信号，我这块板子只需求用OE和WE信号就能够了，片选就接地吧，这么读操作时数据出来得快多了。

　　点评：大有些存储器的功耗在片选有用时(不管OE和WE怎样)将比片选无效时大十0倍以上，所以应尽或许运用CS来操控芯片，并且在满意其它恳求的状况下尽或许缩短片选脉冲的宽度。

　　景象七：这些信号怎样都有过冲啊只需匹配得好，就可消除了。

　　点评：除了少量特定信号外(如十0BASE-T、CML)，都是有过冲的，只需不是很大，并不必定都需求匹配，即便匹配也并非要匹配得最佳。象TTL的输出阻抗不到50欧姆，有的乃至20欧姆，假定也用这么大的匹配电阻的话，那电流就十分大了，功耗是无法承受的，其他信号崎岖也将小得不能用，再说通常信号在输出高电峻峭输出低电往常的输出阻抗并不相同，也没办法做到彻底匹配。所以对TTL、LVDS、422等信号的匹配只需做到过冲能够承受即可。

　　景象八：下降功耗都是硬件人员的事，与软件没联络。

　　点评：硬件仅仅搭个舞台，唱戏的却是软件，总线上简直每一个芯片的拜访、每一个信号的翻转差不多都由软件操控的，假定软件能削减外存的拜访次数(多运用存放器变量、多运用内部CACHE等)、及时照应接连(接连通常是低电平有用并带有上拉电阻)及其它争对详细单板的特定办法都将对下降功耗作出很大的奉献。

上一篇：滑线变阻器的运用办法

下一篇：非线性电阻元件