时序逻辑电路的构造
时序逻辑电路由组合电路和存储电路两有些构成,经过反响回路将两有些连成一个全体。时序逻辑电路的通常构造如图1所示。
图1
图中,X1,…,Xn为时序逻辑电路的输入信号,又称为组合电路的外部输入信号;Z1,…,Zm为时序逻辑电路的输出信号,又称为组合电路的外部输出信号;y1,…,ys为时序逻辑电路的“状况”,又称为组合电路的内部输入信号;Y1,…,Yr为时序逻辑电路中的鼓动信号,又称为组合电路的内部输出信号,它抉择电路下一时间的状况;CP为时钟脉冲信号,它是同步时序逻辑电路中的守时信号。
时序逻辑电路的状况y1,…,ys是存储电路对曩昔输入信号回想的效果,它跟着外部信号的效果而改动。在对电路功用进行研讨时,通常将某一时间的状况称为“现态”,记yn,简记为y;而把在某一现态下,外部信号发作改动时行将抵达的新的状况称为“次态”,记作yn+1。
时序逻辑电路具有如下特征:
① 电路由组合电路和存储电路构成,具有对曩昔输入进行回想的功用;?
② 电路中包括反响回路,经过反响使电路功用与“时序”有关;
③ 电路的输出由电路其时的输入和状况(曩昔的输入)一同抉择。
下一篇:稳压二极管稳压电路的原理
相关推荐