核算机内部两个二进制之间的加、减、乘、除算术运算都将转化成若干步的加法运算进行。因而，在数字体系中，分外在核算机的数字体系中，二进制加法器是其底子部件。

完毕1位二进制数之间加法运算的电路称为1位加法器。依据加数的不相同，1位加法器又分为半加器和全加器两种电路类型。

假定不思考来自低位的进位而是只将两个1位二进制数相加，即只需加数和被加数相加，这种加法运算称为半加运算。完毕半加运算的电路叫做半加器。

依照二进制加法运算的规矩，列出半加器的逻辑真值表如表1所示。其间A、B是加数和被加数，S是相加的和（本位和）输出，CO是向相邻高位的进位输出。

表1 半加器真值表

依据真值表写出逻辑函数式并化简：

画出半加器的逻辑图如图1（a）所示。图5-4-1（b）所示为半加器的逻辑图形符号。

图1 半加器

上一篇：PLA在逻辑计划中的运用

下一篇：电压源、电流源之间等效变换的条件