进行数字体系计划时，一般需求思考多方面的条件和请求，如计划的功用和功用请求，元器材的资本分配和计划东西的可完结性，体系的开发费用和本钱等。尽管详细计划的条件和请求千差万别，完结的方法也各不一样，但数字体系计划仍是具有一些一起的方法和规矩。
1．切割准则
自项向劣等层次化计划方法，首要需求对体系功用进行切割。切割进程中，若切割过粗，则不易用逻辑言语表达；切割过细，则带来不必要的重复和繁琐。把握切割程度，能够遵从以下的准则：切割后最底层的逻辑块应合适用逻辑言语进行表达；类似的功用应当计划成同享的底子模块；接口信号尽或许少；同层次的模块之间，在资本和I/O分配上，尽或许平衡，以便构造匀称；模快的区分和计划，尽或许做到通用性好，易于移植
2．体系计划的可测性
在体系计划中，应当一同思考功用查看和功用的测验，即体系可测性。一些有经历的计划者会自觉地在计划体系的一同计划观测电路，指示体系内部的作业状况。树立观测电路应遵从以下准则：具有体系的要害点信号，如时钟、同步信号和状况等信号；具有代表性的节点和线路上的信号等。
可测性的开展
鸿沟扫描测验（BST）架构供给了在PCB上狭小的空间中高效的测验器材的才干。BST架构使得器材在正常作业的状况下，能够不运用物理探针测验管脚衔接状况和捕捉功用性的数据。器材傍边的鸿沟扫描单元迫使信号传输到管脚中，或许从管脚和内核逻辑中捕获信号。测验数据串行移位进入鸿沟扫描单元。捕捉得到的数据被串行移出器材，并且在外部和希望成果比较照。如今，在杂乱数字体系中选用鸿沟扫描测验技能得到必定的运用。
3．体系计划的重用性
1）计划者应当尽或许选用同步电路进行计划，体系中应当有时钟和复位信号。异步电路会形成较大延时和逻辑竞赛，简略致使体系的不安稳，而同步电路则是依照一起的时钟作业，安稳性好。因而在计划时尽或许选用同步电路进行计划，避免运用异步电路和锁存器。在有必要运用异步电路时，应采纳方法来避免竞赛和添加安稳性。跟着FPGA/CPLD计划规划的逐步添加，片上时钟散布的质量变得十分的首要，要充沛有用的运用FPGA/CPLD专用的时钟散布资本和运用方法，发作高扇出低畸变的时钟信号。
2）FPGA/CPLD的构造能够供给必定数量的片上存储器块。在FPGA/CPLD计划傍边，存储器一般运用FPGA/CPLD芯片厂商支撑的模块或许是模块发作器，在高速的SRAM（如350MHz）、零总线等待时刻、大容量特色的存储器在SOC计划中引荐选用片外存储器。能够经过如下3种方法完结散布式RAM或许是块状RAM：RTL描绘；图形例化；器材指定的存储器编译器。
3）杂乱、体系级芯片需求各种规范的I/O接口。当需求计划重用模块时，挑选支撑所需求I/O电压规范的SOC芯片。任何包括不一样I/O规范的重用模块应当充沛运用FPGA构造供给的I/O规范的长处，并应当对所需求的电压规范做详细的阐明。

4）编码是数字体系计划者应当给予满意注重的一项作业。在进行编码时，应当尽量用二进制编码方法，以进步编码功率和资本的运用率，削减对器材刺进线、输出线、乘积项、寄存器等资本的耗费。对内部状况编码，应当尽量选用最短的编码方法。除此之外，对编码的构造也需求进行优化并对无效编码进行相应的处理。关于实践状况中不或许呈现、但在编码中存在的无效编码，假如不会形成损害性成果，能够按任意态处理；关于会带来损害的不合法编码，应采纳方法避免或引导到有用编码状况上来。
4．最优化计划
因为可编程器材的逻辑资本、衔接资本和I/O资本有限，器材的速度和功用也是有限的，用器材计划体系的进程相当于求最优解的进程。最优化方针有多种，计划中多见的最优化方针有：器材资本运用率最高；体系作业速度最快，即延时最小；布线最简略，即可完结性最佳。详细计划中，各个最优化方针间或许会发作抵触，这时应满意计划的首要请求。
5．牢靠性计划
牢靠性是指“一个体系在必定的环境下，在所给定的时刻内能依照预订的请求完结必定功用的概率”。这个界说标明，假如体系中存在毛病，可是只需它不影响正常功用的履行和完结，体系依然是“牢靠”的。一同，“牢靠性”是相关于必定的作业条件和作业时刻规划的。因而进步体系的牢靠性，首要要进步元器材的质量。可是，进步元器材质量的方法相同进步了体系本钱。进步体系牢靠性的别的一些方法有：毛病容错技能、编码检错技能、自查看试技能和软件容错技能等。

上一篇：组合逻辑电路的剖析与规划

下一篇：电容滤波电路的作业原理和功用特征