脉异步时序电路的方案进程底子上与同步时序电路的方案进程一样。但须分外思考：

⑴ 输入信号 x 及触发器的时钟信号 CLK 取值为:

0—无脉冲 1—有脉冲

⑵ 选用简化的状况表和状况图。

⑶ 在断定操控函数时，不只需断定各触发器的操控输入信号，并且还需断定各触发器的时钟信号。

时钟信号 CLK 应是现态 Qn及输入 x 的函数.

各触发器的输入操控信号 X应尽量使其仅为现态Qn 的函数，

这么使其具有确保电路正常作业所需的树立和坚持时刻。

⑷ 状况不变时，令 CLK = 0，这么触发器的数据端变量就可以为是无关最小项d ，这有利于函数的化简

例1 用D触发器方案一个“x1 – x1 – x2 ”序列查看器。

⑴ 树立初始状况图和状况表如图1所示。

图1 状况图

表

例1 状况表

⑵ 状况化简

从初始状况表中可显着看到A、D等效， AD兼并后可得到最小化状况表。

⑶ 状况分配

⑷ 断定操控函数及输出函数

① 作出 CLK1、D1 、 CLK2、D2 的卡诺图.

在y1y2 = 十 时，若 x2 = 1时, 有一个过错的输出 1

因而批改输出函数表达式：

Z = x2y1y2

(5)画出电路图

图2 例1的电路图

上一篇：电路模型和底子变量底子恳求

下一篇：BJT的H参数的引出